Dlaczego wrażliwe linie są na? PCB krawędzie podatne na zakłócenia ESD?

Reset systemu nastąpił, gdy stół uziemiający był testowany przy użyciu wyładowania stykowego ESD o wartości 6 kV na zacisku uziemiającym. Podczas testu kondensator Y podłączony do zacisku uziemienia oraz wewnętrzna cyfrowa masa robocza zostały odłączone, a wynik testu nie uległ znaczącej poprawie.

Zakłócenia ESD wchodzą do wewnętrznego obwodu produktu w różnych postaciach. Dla testowanych produktów w tym przypadku punktem testowym jest punkt uziemienia, większość energii zakłóceń ESD odpłynie z linii uziemiającej, to znaczy prąd ESD nie płynie bezpośrednio do obwodu wewnętrznego produktu, ale , w standardowym środowisku testowym ESD IEC61000-4-2 w tym sprzęcie stołowym, długość linii uziemiającej w około 1 m, Linia uziemiająca będzie wytwarzać większą indukcyjność ołowiu (może być użyta do oszacowania 1 u H/m), zakłócenia wyładowań elektrostatycznych występują (rysunek 1 przełącznik K) po zamknięciu, wysoka częstotliwość (mniej niż 1 ns wzrost wzdłuż prądu wyładowania elektrostatycznego nie Spraw, aby badane produkty spełniały napięcie zerowe w miejscu (RYS. 1 G punkt napięcia w K nie jest zerowy, gdy jest zamknięty). To niezerowe napięcie na zacisku uziemienia będzie dalej wchodziło do wewnętrznego obwodu produktu. Na rysunku 1 przedstawiono schematyczny diagram zakłóceń ESD na płytce drukowanej wewnątrz produktu.

FIGA. 1 Schemat ideowy zakłóceń ESD wchodzących do płytki drukowanej wewnątrz produktu

Na Rysunku 1 widać również, że CP1 (pojemność pasożytnicza między punktem wyładowania a GND), Cp2 (pojemność pasożytnicza między płytą PCB a podłogą odniesienia uziemienia), uziemienie robocze płytki PCB (GND) i wyładowania elektrostatyczne (w tym przewód uziemiający wyładowania elektrostatycznego) razem tworzą ścieżkę interferencyjną, a prąd interferencyjny to ICM. W tej ścieżce zakłóceń płytka PCB znajduje się pośrodku, a płytka jest w tym czasie oczywiście zakłócona wyładowaniami elektrostatycznymi. Jeśli w produkcie znajdują się inne kable, zakłócenia będą poważniejsze.

Jak ingerencja doprowadziła do resetu testowanego produktu? Po dokładnym zbadaniu płytki drukowanej testowanego produktu stwierdzono, że linia kontrolna resetu procesora w płytce PCB została umieszczona na krawędzi płytki i poza płaszczyzną GND, jak pokazano na rysunku 2.

Aby wyjaśnić, dlaczego linie drukowane na krawędzi PCB są podatne na zakłócenia, zacznij od pasożytniczej pojemności między liniami drukowanymi na PCB a referencyjną płytką uziemiającą. Pomiędzy wydrukowaną linią a referencyjną płytką uziemiającą występuje pasożytnicza pojemność, która zakłóci wydrukowaną linię sygnałową na płytce PCB. Schemat ideowy napięcia zakłócającego wspólnego trybu zakłócającego wydrukowaną linię na płytce drukowanej pokazano na rysunku 3.

Rysunek 3 pokazuje, że gdy zakłócenia w trybie wspólnym (napięcie zakłócające w trybie wspólnym w stosunku do uziemienia odniesienia) wejdą do GND, zostanie wygenerowane napięcie zakłócające między wydrukowaną linią na płytce PCB a GND. To napięcie zakłócające jest związane nie tylko z impedancją między linią drukowaną a GND płytki PCB (Z na rysunku 3), ale także z pojemnością pasożytniczą między linią drukowaną a płytką uziemienia odniesienia w płytce drukowanej.

Zakładając, że impedancja Z pomiędzy linią drukowaną a GND płytki PCB jest niezmieniona, gdy pojemność pasożytnicza pomiędzy linią drukowaną a podłogą odniesienia jest większa, napięcie zakłócające Vi pomiędzy linią drukowaną a GND płytki PCB jest większe. To napięcie nakłada się na normalne napięcie robocze na płytce drukowanej i bezpośrednio wpływa na obwód roboczy na płytce drukowanej.

FIGA. 2 Aktualny schemat częściowego okablowania PCB testowanego produktu

FIGA. 3 Wspólny tryb zakłóceń napięcia zakłóceń PCB drukowany schemat ideowy;

Zgodnie ze wzorem 1 do obliczania pojemności pasożytniczej pomiędzy linią drukowaną a referencyjną płytką uziemiającą, pojemność pasożytnicza pomiędzy linią drukowaną a referencyjną płytką uziemiającą zależy od odległości pomiędzy linią drukowaną a referencyjną płytką uziemiającą (H we Wzorze 1) oraz równoważny obszar pola elektrycznego powstałego między wydrukowaną linią a referencyjną płytką uziemiającą

Oczywiście, w przypadku projektu obwodu w tym przypadku linia sygnału resetowania w PCB jest umieszczona na krawędzi płytki PCB i wypadła poza płaszczyznę GND, więc linia sygnału resetowania zostanie znacznie zakłócona, co spowoduje zjawisko resetowania systemu podczas ESD test.