為什麼敏感線在 PCB 邊緣容易受到 ESD 干擾？

在接地端使用6KV的ESD接觸放電測試接地台時，發生系統復位。 測試過程中，連接接地端的Y電容與內部數字工作地斷開，測試結果沒有明顯改善。

ESD干擾以多種形式進入產品內部電路。 對於本例被測產品，測試點為接地點，大部分ESD干擾能量會從接地線流走，也就是說ESD電流不會直接流入產品內部電路，而是, 本表設備在IEC61000-4-2標準ESD測試環境下，接地線長度在1m左右， 接地線會產生較大的引線電感（可用1uH/m估算），閉合時產生靜電放電干擾（圖1開關K），高頻（沿靜電放電電流上升小於1ns）使被測產品滿足現場零電壓（圖1中K中G點電壓閉合時不為零）。 接地端的這種非零電壓會進一步進入產品的內部電路。 圖1給出了ESD干擾產品內部PCB的示意圖。

無花果。 1 ESD干擾進入產品內部PCB示意圖

從圖1還可以看出CP1（放電點與GND之間的寄生電容）、Cp2（PCB板與參考地之間的寄生電容）、PCB板工作地（GND）和靜電放電槍（包括靜電放電槍）一起形成乾擾路徑，干擾電流為ICM。 在這個乾擾路徑中，PCB板在中間，此時PCB明顯受到靜電放電的干擾。 如果產品中有其他電纜，干擾會更嚴重。

干擾是如何導致被測產品復位的？ 仔細檢查被測產品的PCB後，發現PCB中CPU的複位控制線位於PCB邊緣，GND平面外，如圖2所示。

要解釋為什麼 PCB 邊緣的印刷線路容易受到干擾，請從 PCB 中的印刷線路和參考接地板之間的寄生電容開始。 印製線與參考接地板之間存在寄生電容，會干擾PCB板中的印製信號線。 共模干擾電壓干擾PCB印製線路的示意圖如圖3所示。

如圖3所示，當共模干擾（相對於參考接地層的共模干擾電壓）進入GND時，PCB板中的印製線與GND之間會產生干擾電壓。 該干擾電壓不僅與印刷線路和 PCB 板 GND 之間的阻抗（圖 3 中的 Z）有關，而且還與印刷線路和 PCB 中參考接地板之間的寄生電容有關。

假設印製線與PCB板GND之間的阻抗Z不變，當印製線與參考地之間的寄生電容較大時，印製線與PCB板GND之間的干擾電壓Vi較大。 該電壓與PCB中的正常工作電壓疊加，會直接影響PCB中的工作電路。

無花果。 2 被測產品部分PCB走線實圖

無花果。 3 共模干擾電壓干擾PCB印製線路示意圖

根據計算印製線與參考接地板之間寄生電容的公式1，印製線與參考接地板之間的寄生電容取決於印製線與參考接地板之間的距離（公式1中的H）以及印刷線路與參考接地板之間形成的電場等效面積

顯然，對於這種情況下的電路設計，PCB中的複位信號線佈置在PCB板的邊緣，已經落在GND平面之外，因此復位信號線會受到很大的干擾，導致ESD時出現系統復位現象測試。