Prečo sú citlivé riadky na PCB hrany náchylné na rušenie ESD?

K resetovaniu systému došlo, keď bola uzemňovacia lavica testovaná pomocou kontaktného výboja ESD 6KV na uzemňovacej svorke. Počas testu bol kondenzátor Y pripojený k uzemňovacej svorke a interné digitálne pracovné uzemnenie odpojené a výsledok testu sa výrazne nezlepšil.

Interferencia ESD vstupuje do vnútorného obvodu produktu v rôznych formách. V prípade testovaných výrobkov je v tomto prípade testovacím bodom uzemňovací bod, väčšina interferenčnej energie ESD bude prúdiť preč z uzemňovacieho vedenia, to znamená, že prúd ESD neprúdi priamo do vnútorného obvodu výrobku, ale v štandardnom testovacom prostredí ESD IEC61000-4-2 v tomto zariadení tabuľky dĺžka uzemňovacieho vedenia asi 1 m, Uzemňovacia linka bude produkovať väčšiu indukčnosť elektródy (dá sa použiť na odhad 1 uH/m), pri zatvorení dôjde k rušeniu elektrostatickým výbojom (obrázok 1 spínač K), vysoká frekvencia (menej ako 1 ns stúpajúca pozdĺž prúdu elektrostatického výboja zaistite, aby testované výrobky spĺňali nulové napätie na mieste (obr. 1 napätie bodu G v K nie je pri zatvorení nulové). Toto nenulové napätie na uzemňovacej svorke ďalej vstupuje do vnútorného obvodu výrobku. Na obrázku 1 je schematický diagram rušenia ESD v doske plošných spojov vo vnútri produktu.

Obr. 1 Schematický diagram rušenia ESD vstupujúceho do DPS vo vnútri produktu

Z obrázku 1 je tiež zrejmé, že CP1 (parazitná kapacita medzi výbojovým bodom a GND), Cp2 (parazitná kapacita medzi doskou plošných spojov a referenčným uzemňovacím podlažím), pracovný povrch dosky plošných spojov (GND) a elektrostatický výbojník (vrátane uzemňovacieho vodiča elektrostatický výbojník) spolu tvoria interferenčnú cestu a interferenčný prúd je ICM. Na tejto interferenčnej dráhe je doska plošných spojov v strede a doska plošných spojov je v tejto chvíli evidentne narušená elektrostatickým výbojom. Ak sú vo výrobku ďalšie káble, rušenie bude závažnejšie.

Ako rušenie viedlo k resetovaniu testovaného produktu? Po starostlivom preskúmaní DPS testovaného produktu sa zistilo, že riadiaca čiara resetovania CPU v DPS bola umiestnená na okraji DPS a mimo rovinu GND, ako je znázornené na obrázku 2.

Aby ste vysvetlili, prečo sú tlačené čiary na okraji dosky plošných spojov náchylné na rušenie, začnite parazitnou kapacitou medzi tlačenými čiarami na doske plošných spojov a referenčnou uzemňovacou doskou. Medzi tlačenou linkou a referenčnou uzemňovacou doskou existuje parazitná kapacita, ktorá naruší tlačenú signálnu linku na doske plošných spojov. Schematický diagram rušivého napätia v spoločnom režime, ktoré interferuje s tlačenou linkou v doske plošných spojov, je znázornené na obrázku 3.

Obrázok 3 ukazuje, že keď interferencia v spoločnom režime (interferenčné napätie v spoločnom režime vzhľadom na referenčné podlažie) vstúpi do GND, bude medzi tlačenou linkou na doske plošných spojov a GND generované interferenčné napätie. Toto interferenčné napätie nesúvisí len s impedanciou medzi tlačenou linkou a GND dosky plošných spojov (Z na obrázku 3), ale aj s parazitnou kapacitou medzi tlačenou linkou a referenčnou uzemňovacou doskou v doske plošných spojov.

Za predpokladu, že impedancia Z medzi tlačenou linkou a doskou plošného spoja GND je nezmenená, keď je parazitná kapacita medzi tlačenou linkou a referenčným uzemňovacím poschodím väčšia, interferenčné napätie Vi medzi tlačenou linkou a doskou plošného spoja je väčšie. Toto napätie je superponované s normálnym pracovným napätím v doske plošných spojov a bude priamo ovplyvňovať pracovný obvod v doske plošných spojov.

Obr. 2 Aktuálny diagram čiastočného zapojenia DPS testovaného výrobku

Obr. 3 Schéma schémy rušenia rušivého napätia v bežnom režime na plošnom spoji

Podľa vzorca 1 na výpočet parazitnej kapacity medzi tlačenou čiarou a referenčnou uzemňovacou doskou závisí parazitná kapacita medzi tlačenou čiarou a referenčnou uzemňovacou doskou od vzdialenosti medzi tlačenou čiarou a referenčnou uzemňovacou doskou (H vo vzorci 1) a ekvivalentná plocha elektrického poľa vytvoreného medzi tlačenou čiarou a referenčnou uzemňovacou doskou

Je zrejmé, že pre návrh obvodu v tomto prípade je resetovacia signálna linka v PCB umiestnená na okraji dosky PCB a spadla mimo rovinu GND, takže signálna linka nulovania bude výrazne narušená, čo bude mať za následok jav resetovania systému počas ESD. test.