Per què són les línies sensibles? PCB vores propenses a interferències ESD?

El restabliment del sistema es va produir quan es va provar el banc de terra mitjançant una descàrrega de contacte ESD de 6KV al terminal de terra. Durant la prova, el condensador Y es va connectar al terminal de terra i la terra de treball digital interna es va desconnectar i el resultat de la prova no es va millorar significativament.

La interferència ESD entra al circuit intern del producte de diverses formes. Per als productes provats en aquest cas, el punt de prova és el punt de terra, la major part de l’energia d’interferència d’ESD fluirà de la línia de terra, és a dir, el corrent d’ESD no flueix directament al circuit intern del producte, sinó que , a l’entorn de prova ESD estàndard IEC61000-4-2 d’aquest equip de taula, la longitud de la línia de connexió a terra és d’aproximadament 1m, The grounding line will produce larger lead inductance (can be used to estimate 1 u H/m), the electrostatic discharge interference occurs (figure 1 switch K) when closed, high frequency (less than 1 ns rising along the electrostatic discharge current does not make the products tested meet site zero voltage (FIG. 1 G point voltage in K is not zero when closed). Aquesta tensió diferent de zero al terminal de terra entrarà encara més al circuit intern del producte. La figura 1 presenta el diagrama esquemàtic de la interferència d’ESD al PCB a l’interior del producte.

FIG. 1 Esquema esquemàtic de la interferència ESD que entra al PCB a l’interior del producte

També es pot veure a la figura 1 que CP1 (capacitat paràsita entre el punt de descàrrega i GND), Cp2 (capacitat paràsita entre la placa PCB i el terra de referència), el terreny de treball de la placa PCB (GND) i la pistola de descàrrega electrostàtica (inclòs el cable de terra de pistola de descàrrega electrostàtica) formen junts un camí d’interferència i el corrent d’interferència és ICM. En aquest camí d’interferència, la placa PCB es troba al centre i, evidentment, la PCB està pertorbada per descàrregues electrostàtiques en aquest moment. Si hi ha altres cables al producte, la interferència serà més greu.

Com ha provocat la interferència el restabliment del producte provat? Després d’un examen acurat de la PCB del producte provat, es va trobar que la línia de control de reinici de la CPU a la PCB es col·locava a la vora del PCB i fora del pla GND, tal com es mostra a la figura 2.

Per explicar per què les línies impreses a la vora d’un PCB són susceptibles a interferències, comenceu per la capacitat paràsita entre les línies impreses del PCB i la placa de terra de referència. Hi ha una capacitat paràsita entre la línia impresa i la placa de terra de referència, que pertorbarà la línia de senyal impresa a la placa PCB. La figura 3 mostra el diagrama esquemàtic de la tensió d’interferència de mode comú que interfereix a la línia impresa del PCB.

La figura 3 mostra que quan la interferència de mode comú (la tensió d’interferència de mode comú relativa al terra de referència) entra a GND, es generarà un voltatge d’interferència entre la línia impresa a la placa PCB i GND. Aquesta tensió d’interferència no està relacionada només amb la impedància entre la línia impresa i el GND de la placa PCB (Z a la figura 3), sinó també amb la capacitat paràsita entre la línia impresa i la placa de connexió de terra de la PCB.

Suposant que la impedància Z entre la línia impresa i la placa PCB GND no canvia, quan la capacitat paràsita entre la línia impresa i el terra de referència és més gran, la tensió d’interferència Vi entre la línia impresa i la placa PCB GND és més gran. Aquesta tensió se superposa a la tensió de treball normal del PCB i afectarà directament el circuit de treball del PCB.

FIG. 2 Esquema real del cablejat parcial del PCB del producte provat

FIG. 3 Diagrama esquemàtic de la línia impresa de PCB amb interferències de tensió d’interferència de mode comú

Segons la fórmula 1 per calcular la capacitat paràsita entre la línia impresa i la placa de terra de referència, la capacitat paràsita entre la línia impresa i la placa de terra de referència depèn de la distància entre la línia impresa i la placa de terra de referència (H a la Fórmula 1) i l’àrea equivalent del camp elèctric format entre la línia impresa i la placa de terra de referència

Viouslybviament, per al disseny del circuit en aquest cas, la línia de senyal de restabliment a la PCB està disposada a la vora de la placa PCB i ha caigut fora del pla GND, de manera que la línia de senyal de restabliment es veurà molt interferida, cosa que provocarà el fenomen de restabliment del sistema durant l’ESD. prova.