Why are sensitive lines at PCB edges prone to ESD interference?

The system reset occurred when the grounding bench was tested using ESD contact discharge of 6KV at the grounding terminal. During the test, the Y capacitor connected to the ground terminal and the internal digital working ground was disconnected, and the test result was not significantly improved.

Interferența ESD intră în circuitul intern al produsului sub diferite forme. For the tested products in this case, the test point is the ground point, most of the ESD interference energy will flow away from the grounding line, that is to say, ESD current does not flow directly into the internal circuit of the product, but, in the IEC61000-4-2 standard ESD test environment in this table equipment, the grounding line length in about 1m, The grounding line will produce larger lead inductance (can be used to estimate 1 u H/m), the electrostatic discharge interference occurs (figure 1 switch K) when closed, high frequency (less than 1 ns rising along the electrostatic discharge current does not make the products tested meet site zero voltage (FIG. 1 G point voltage in K is not zero when closed). This non-zero voltage at the ground terminal will further enter the internal circuit of the product. Figura 1 prezintă diagrama schematică a interferenței ESD în PCB din interiorul produsului.

FIG. 1 Diagrama schematică a interferenței ESD care intră în PCB în interiorul produsului

Se mai poate vedea din Figura 1 că CP1 (capacitate parazită între punctul de descărcare și GND), Cp2 (capacitate parazită între placa PCB și podeaua de împământare de referință), solul de lucru al plăcii PCB (GND) și pistolul de descărcare electrostatică (inclusiv firul de împământare a pistol cu ​​descărcare electrostatică) formează împreună o cale de interferență, iar curentul de interferență este ICM. In this interference path, the PCB board is in the middle, and the PCB is obviously disturbed by electrostatic discharge at this time. If there are other cables in the product, the interference will be more severe.

Cum a dus interferența la resetarea produsului testat? După examinarea atentă a PCB-ului produsului testat, s-a constatat că linia de control resetare a procesorului din PCB a fost plasată pe marginea PCB-ului și în afara planului GND, așa cum se arată în Figura 2.

Pentru a explica de ce liniile imprimate la marginea unui PCB sunt susceptibile la interferențe, începeți cu capacitatea parazitară dintre liniile imprimate în PCB și placa de referință. There is a parasitic capacitance between the printed line and the reference grounding plate, which will disturb the printed signal line in the PCB board. The schematic diagram of common mode interference voltage interfering the printed line in the PCB is shown in Figure 3.

Figure 3 shows that when common-mode interference (the common-mode interference voltage relative to the reference grounding floor) enters GND, an interference voltage will be generated between the printed line in the PCB board and GND. Această tensiune de interferență este legată nu numai de impedanța dintre linia imprimată și GND a plăcii PCB (Z în figura 3), ci și de capacitatea parazită dintre linia imprimată și placa de împământare de referință din PCB.

Assuming that the impedance Z between the printed line and PCB board GND is unchanged, when the parasitic capacitance between the printed line and the reference grounding floor is larger, the interference voltage Vi between the printed line and PCB board GND is larger. This voltage is superimposed with the normal working voltage in the PCB and will directly affect the working circuit in the PCB.

FIG. 2 Actual diagram of partial PCB wiring of the tested product

FIG. 3 Common mode interference voltage interference PCB printed line schematic diagram

Conform formulei 1 pentru calcularea capacității parazite între linia imprimată și placa de împământare de referință, capacitatea parazită între linia imprimată și placa de împământare de referință depinde de distanța dintre linia imprimată și placa de împământare de referință (H în Formula 1) și aria echivalentă a câmpului electric format între linia imprimată și placa de împământare de referință

Evident, pentru proiectarea circuitului în acest caz, linia de semnal de resetare din PCB este aranjată pe marginea plăcii PCB și a căzut în afara planului GND, astfel încât linia de semnal de resetare va fi foarte interferată, rezultând fenomenul de resetare a sistemului în timpul ESD Test.