Why are sensitive lines at PCB edges prone to ESD interference?

The system reset occurred when the grounding bench was tested using ESD contact discharge of 6KV at the grounding terminal. During the test, the Y capacitor connected to the ground terminal and the internal digital working ground was disconnected, and the test result was not significantly improved.

ESD -interferens kommer ind i produktets interne kredsløb i forskellige former. For the tested products in this case, the test point is the ground point, most of the ESD interference energy will flow away from the grounding line, that is to say, ESD current does not flow directly into the internal circuit of the product, but, in the IEC61000-4-2 standard ESD test environment in this table equipment, the grounding line length in about 1m, The grounding line will produce larger lead inductance (can be used to estimate 1 u H/m), the electrostatic discharge interference occurs (figure 1 switch K) when closed, high frequency (less than 1 ns rising along the electrostatic discharge current does not make the products tested meet site zero voltage (FIG. 1 G point voltage in K is not zero when closed). This non-zero voltage at the ground terminal will further enter the internal circuit of the product. Figur 1 har givet det skematiske diagram over ESD -interferens i PCB inde i produktet.

FIG. 1 Skematisk diagram over ESD -interferens, der kommer ind i PCB inde i produktet

Det kan også ses af figur 1, at CP1 (parasitisk kapacitans mellem afladningspunkt og GND), Cp2 (parasitisk kapacitans mellem printkort og referencejordgulv), arbejdsplads for printkort (GND) og elektrostatisk udladningspistol (inklusive jordledning af elektrostatisk udladningspistol) danner tilsammen en interferenssti, og interferensstrømmen er ICM. In this interference path, the PCB board is in the middle, and the PCB is obviously disturbed by electrostatic discharge at this time. Hvis der er andre kabler i produktet, vil interferensen være mere alvorlig.

Hvordan førte interferensen til nulstilling af det testede produkt? Efter grundig undersøgelse af printkortet for det testede produkt viste det sig, at nulstillingskontrollinjen for CPU’en i printkortet var placeret på kanten af ​​printkortet og uden for GND -planet, som vist i figur 2.

For at forklare, hvorfor udskrevne linjer ved kanten af ​​et printkort er modtagelige for interferens, skal du starte med den parasitiske kapacitans mellem trykte linjer i printkortet og referencejordpladen. There is a parasitic capacitance between the printed line and the reference grounding plate, which will disturb the printed signal line in the PCB board. The schematic diagram of common mode interference voltage interfering the printed line in the PCB is shown in Figure 3.

Figure 3 shows that when common-mode interference (the common-mode interference voltage relative to the reference grounding floor) enters GND, an interference voltage will be generated between the printed line in the PCB board and GND. Denne interferensspænding er ikke kun relateret til impedansen mellem den trykte linje og GND’en på printkortet (Z i figur 3), men også den parasitiske kapacitans mellem den trykte linje og referencejordpladen i printkortet.

Forudsat at impedansen Z mellem den trykte linje og printkortet GND er uændret, når parasitkapacitansen mellem den trykte linje og referencejordgulvet er større, er interferensspændingen Vi mellem den trykte linje og printkortet GND større. Denne spænding er overlejret med den normale arbejdsspænding i printkortet og vil direkte påvirke arbejdskredsløbet i printkortet.

FIG. 2 Faktisk diagram over delvise PCB -ledninger til det testede produkt

FIG. 3 Common mode interferens spænding interferens PCB trykt linje skematisk diagram

Ifølge formel 1 til beregning af parasitkapacitansen mellem den trykte linje og referencejordpladen afhænger parasitkapacitansen mellem den trykte linje og referencejordpladen af ​​afstanden mellem den trykte linje og referencejordpladen (H i formel 1) og det ækvivalente område af det elektriske felt, der dannes mellem den trykte linje og referencejordpladen

For kredsløbsdesignet i dette tilfælde er nulstillingssignallinjen i PCB naturligvis arrangeret på kanten af ​​printkortet og er faldet uden for GND -planet, så nulstillingssignallinjen vil blive stærkt forstyrret, hvilket resulterer i systemnulstillingsfænomenet under ESD prøve.