Am Prozess vum PCB design, because the plane segmentation, may lead to a reference plane of discontinuous signal, for low frequency signal, may have nothing to do, in the high frequency digital systems, high frequency signal to the reference plane for return path, namely the flow path, if the reference ᒣ surface discontinuity, signal across the break up, this will bring many problems, Esou wéi EMI, Iwwerraschung an aner Probleemer. An dësem Fall muss d’Segmentéierung gestéckelt ginn fir e méi kuerze Réckwee Wee fir d’Signal ze bidden. Gemeinsam Veraarbechtungsmethoden enthalen d’Nähkapazitanz a Bréck derbäigesat:

A. Stiching Kondensator˖

Usually, a 0402 or 0603 ceramic capacitor is placed across the signal division, and the capacitance of the capacitor is 0.01uF or 0.1uF. If the space allows, several more like capacitors ˗ can be added. Meanwhile, try to ensure that the signal line is within the sewing capacitance of 200mil. Wat méi kleng d’Distanz ass, wat besser ˗ an d’Netzwierker op béide Enden vum Kondensator entspriechen den Netzwierker vum Referenzfliger duerch deen d’Signal passéiert. Kuckt d’Netzwierker verbonne mat béide Enden vum Kondensator an der Figur 1, an déi zwee verschidde Netzwierker beliicht an zwee Faarwen:

Wéi e stabile PCB Board ze maachen

B. Bréck iwwer ˖

Gemeinsam ass d ‘”Signal Packet Terrain Veraarbechtung” an der Signalschicht iwwer d’Segmentéierung, kann och de Pak vun aneren Netzwierksignallinnen sinn, dëse “Packet Terrain” sou déck wéi méiglech, dës Veraarbechtungsmethod, kuckt op déi folgend Figur

Wéi e stabile PCB Board ze maachen

Hei ass eng zousätzlech Beschreiwung vun der gemeinsamer Generatioun vu Kräizsegmentéierung ˖

1. Déi folgend Segmentéierung ˖ op engem eenzege Board, et ka vill Stroumversuergung ze verschaffen sinn, an d’Zuel vun de Stroumversuergung ënner der limitéierter Zuel; No enger iwwergräifender Iwwerleeung musse mir mam Power Fliger operéieren. Heiansdo kann et eng propper a propper Paus sinn ˗ an heiansdo kann et net eng dauerhaft Verbindung vermeiden, an et kann nëmmen e manner kritescht Signal ofginn, awer et muss verbessert ginn. Dëst Gefill ass wéi heem ze goen, op eemol eng Grouf gegruewen, dëst ass e Problem, ronderëm et, e bësse wäit, ka vun engem Hond gejot ginn; gutt,

Einfach eng Bréck bauen, oder Dir kënnt heem goen.

Also, ofgesi vun der wilde Metapher, wann Dir eng Partition an enger PCB maacht, dann

Kontrolléiert d’Signallinn, oder eppes kéint geschéien.

2. Déi uewe genannte Situatioun ass net einfach ze ignoréieren, an et gëtt eng aner Situatioun déi iwwersinn ka ginn. Wann d’VIA ze dicht ass, wat zum Ofschneiden vum Fliger féiert, schliisslech gëtt deen anere via och vum Raum besat, méi ginn déi folgend ze besetzen, resultéierend an ‘ofschneiden, dës Situatioun gëtt net hei beschriwwen, déi relevant Aféierung ass méi. An dësem Fall musst Dir gutt Reegelen an der fréi Stuf setzen a se suergfälteg an der spéider Etapp kontrolléieren.

Auer, Reset, Signaler iwwer 100M an e puer Schlësselbussignaler kënnen net getrennt ginn. Et gëtt op d’mannst ee komplette Fliger, am léifsten de GND Fliger.

Auer Signal, Héichgeschwindegkeet Signal a sensibel Signal verbitt Kräizsegmentéierung;

Differenziell Signaler musse mam Buedem ausgeglach sinn fir d’Segmentatioun vun enger eenzeger Linn ze vermeiden. (Vertikal Kräizsegmentéierung sou wäit wéi méiglech)

Wéi e stabile PCB Board ze maachen

Den Héichfrequenz Retourwee vun alle Signaler läit direkt ënner der Signallinn vun der ugrenzender Schicht. D’Signalintegritéit an d’Timing Themen kënne wesentlech reduzéiert ginn andeems se eng zolidd Schicht ënner dem Signal plazéiert deen eng direkt Loop fir d’Signal liwwert. E 0.01uF Circuit Kondensator sollt benotzt ginn wann d’Trennung an d’Kräizung tëscht de Kabelen an der Schicht onvermeidlech ass. Wann Schleifkondensatoren benotzt ginn, solle se sou no wéi méiglech un d’Kräizung vun der Signallinn an der Schichtpartition plazéiert sinn.