在過程中 PCB design, because the plane segmentation, may lead to a reference plane of discontinuous signal, for low frequency signal, may have nothing to do, in the high frequency digital systems, high frequency signal to the reference plane for return path, namely the flow path, if the reference ᒣ surface discontinuity, signal across the break up, this will bring many problems, 如EMI、串擾等問題。 在這種情況下，需要拼接分段以提供更短的信號回流路徑。 常見的處理方法包括加縫紉電容和電橋：

A. 拼接電容˖

Usually, a 0402 or 0603 ceramic capacitor is placed across the signal division, and the capacitance of the capacitor is 0.01uF or 0.1uF. If the space allows, several more like capacitors ˗ can be added. Meanwhile, try to ensure that the signal line is within the sewing capacitance of 200mil. 距離越小越好，電容兩端的網絡對應信號通過的參考平面的網絡。 參見圖 1 中電容器兩端連接的網絡，兩個不同的網絡以兩種顏色突出顯示：

如何製作穩定的PCB板

B. 橋接 ˖

常見的是跨分割信號層的“信號包地處理”，也可能是其他網絡信號線的包，這個“包地”越粗越好，這種處理方法，參考下圖

如何製作穩定的PCB板

這裡補充說明一下常見的生成交叉分割˖

1.以下分段˖在單板上，可能有很多電源要處理，並且數量有限的電源數量； 經過綜合考慮，我們不得不在電源平面上進行操作。 有時它可能是一個乾淨利落的中斷˗有時它無法避免一個揮之不去的連接，它可能只犧牲一個不太重要的信號，但必須加以補救。 這種感覺就像走路回家，突然挖了一條溝，這是個問題，在它周圍，有點遠，可能被某人的狗追了； 好，

簡單地建一座橋，或者你可以回家。

所以，除了瘋狂的比喻，如果你在 PCB 上做一個分區，那麼

檢查信號線，否則可能會發生什麼。

2.上述情況不容易忽視，還有一種情況可能會被忽視。 如果VIA太密，導致平面被切斷，畢竟其他的過孔也被佔了空間，多了會給下面的佔位，造成’切斷，這種情況這裡不做描述，相關的介紹比較多。 在這種情況下，您需要在前期制定好規則，並在後期仔細檢查。

時鐘、復位、超過100M的信號和一些關鍵的總線信號不能分離。 至少有一個完整的平面，最好是GND平面。

時鐘信號、高速信號和敏感信號禁止交叉分割；

差分信號必須對地平衡，避免單線跨段分割。 （盡量垂直交叉分割）

如何製作穩定的PCB板

所有信號的高頻返迴路徑直接位於相鄰層的信號線下方。 通過在信號下方放置一個為信號提供直接環路的實心層，可以顯著減少信號完整性和時序問題。 當佈線與層之間的分離和交叉不可避免時，應使用0.01uF的電路電容器。 使用環路電容時，應盡量靠近信號線與隔層的交點放置。