PCB डिझाइन अभियंत्यांसाठी लेआउट हे सर्वात मूलभूत नोकरी कौशल्यांपैकी एक आहे. वायरिंगची गुणवत्ता संपूर्ण सिस्टमच्या कार्यक्षमतेवर थेट परिणाम करेल. बहुतेक हाय-स्पीड डिझाइन सिद्धांत शेवटी अंमलात आणले जाणे आणि लेआउटद्वारे सत्यापित करणे आवश्यक आहे. मध्ये वायरिंग खूप महत्वाचे आहे हे पाहिले जाऊ शकते हाय-स्पीड पीसीबी डिझाइन खालील काही परिस्थितींच्या तर्कसंगततेचे विश्लेषण करेल ज्या वास्तविक वायरिंगमध्ये येऊ शकतात आणि काही अधिक ऑप्टिमाइझ केलेल्या राउटिंग धोरणे देतात.

हे प्रामुख्याने तीन पैलूंवरून स्पष्ट केले आहे: उजव्या कोनातील वायरिंग, डिफरेंशियल वायरिंग आणि सर्पेन्टाइन वायरिंग.

1. उजव्या कोनातील राउटिंग

उजव्या कोनातील वायरिंग ही सामान्यत: पीसीबी वायरिंगमध्ये शक्य तितकी टाळण्याची आवश्यकता असते आणि वायरिंगची गुणवत्ता मोजण्यासाठी ते जवळजवळ एक मानक बनले आहे. तर सिग्नल ट्रान्समिशनवर उजव्या कोनातील वायरिंगचा किती प्रभाव पडेल? तत्त्वतः, उजव्या कोनातील राउटिंगमुळे ट्रान्समिशन लाईनच्या रेषेची रुंदी बदलेल, ज्यामुळे प्रतिबाधामध्ये खंड पडेल. किंबहुना, केवळ उजव्या कोनातील राउटिंगच नाही तर कोपरे आणि तीव्र-कोन राउटिंग देखील प्रतिबाधा बदलांना कारणीभूत ठरू शकते.

सिग्नलवर उजव्या-कोन मार्गाचा प्रभाव प्रामुख्याने तीन पैलूंमध्ये दिसून येतो:

एक म्हणजे कोपरा ट्रान्समिशन लाइनवरील कॅपेसिटिव्ह लोडच्या समतुल्य असू शकतो, ज्यामुळे वाढीची वेळ कमी होते; दुसरे म्हणजे प्रतिबाधा खंडित होण्यामुळे सिग्नल रिफ्लेक्शन होईल; तिसरा EMI आहे उजव्या कोनाच्या टीपने व्युत्पन्न केलेला.

ट्रान्समिशन लाइनच्या काटकोनामुळे होणारे परजीवी कॅपेसिटन्स खालील अनुभवजन्य सूत्राद्वारे मोजले जाऊ शकते:

C = 61W (Er) 1/2/Z0

वरील सूत्रामध्ये, C हा कोपऱ्याच्या समतुल्य कॅपॅसिटन्सचा संदर्भ देतो (एकक: pF), W म्हणजे ट्रेसच्या रुंदीचा (एकक: इंच), εr हा माध्यमाच्या डायलेक्ट्रिक स्थिरांकाचा संदर्भ देतो आणि Z0 हा वैशिष्ट्यपूर्ण प्रतिबाधा आहे. ट्रान्समिशन लाइनचे. उदाहरणार्थ, 4Mils 50 ohm ट्रान्समिशन लाइनसाठी (εr 4.3), काटकोनाद्वारे आणलेली कॅपॅसिटन्स सुमारे 0.0101pF आहे, आणि नंतर यामुळे होणाऱ्या वाढीच्या वेळेतील बदलाचा अंदाज लावला जाऊ शकतो:

T10-90%=2.2CZ0/2=2.20.010150/2=0.556ps

हे गणनेद्वारे पाहिले जाऊ शकते की उजव्या-कोन ट्रेसद्वारे आणलेला कॅपेसिटन्स प्रभाव अत्यंत लहान आहे.

उजव्या कोनाच्या ट्रेसची रेषेची रुंदी जसजशी वाढत जाईल, तसतसा तेथील प्रतिबाधा कमी होईल, त्यामुळे एक विशिष्ट सिग्नल रिफ्लेक्शन होईल. ट्रान्समिशन लाइन प्रकरणात नमूद केलेल्या प्रतिबाधा गणना सूत्रानुसार रेषेची रुंदी वाढल्यानंतर आम्ही समतुल्य प्रतिबाधाची गणना करू शकतो आणि नंतर प्रायोगिक सूत्रानुसार प्रतिबिंब गुणांकाची गणना करू शकतो:

ρ=(Zs-Z0)/(Zs+Z0)

साधारणपणे, काटकोन वायरिंगमुळे होणारा प्रतिबाधा बदल 7%-20% च्या दरम्यान असतो, त्यामुळे कमाल परावर्तन गुणांक सुमारे 0.1 असतो. शिवाय, खालील आकृतीवरून पाहिल्याप्रमाणे, ट्रान्समिशन लाईनचा प्रतिबाधा W/2 रेषेच्या किमान लांबीमध्ये बदलतो आणि नंतर W/2 च्या वेळेनंतर सामान्य प्रतिबाधावर परत येतो. संपूर्ण प्रतिबाधा बदलण्याची वेळ अत्यंत लहान असते, अनेकदा 10ps च्या आत. आतमध्ये, सामान्य सिग्नल ट्रान्समिशनसाठी असे जलद आणि लहान बदल जवळजवळ नगण्य आहेत.

बर्‍याच लोकांना काटकोन वायरिंगची ही समज असते. त्यांना वाटते की टीप इलेक्ट्रोमॅग्नेटिक लहरी प्रसारित करणे किंवा प्राप्त करणे आणि EMI तयार करणे सोपे आहे. हे एक कारण बनले आहे की बर्याच लोकांना असे वाटते की उजव्या कोनातील वायरिंगला रूट करता येत नाही. तथापि, अनेक वास्तविक चाचणी परिणाम दर्शवितात की काटकोन ट्रेस सरळ रेषांपेक्षा स्पष्ट EMI तयार करणार नाहीत. कदाचित वर्तमान साधन कार्यप्रदर्शन आणि चाचणी पातळी चाचणीची अचूकता प्रतिबंधित करते, परंतु कमीतकमी ते समस्या दर्शवते. काटकोन वायरिंगचे रेडिएशन आधीच उपकरणाच्या मोजमाप त्रुटीपेक्षा लहान आहे.

सर्वसाधारणपणे, उजव्या कोनातील राउटिंग कल्पनेइतके भयंकर नसते. किमान GHz पेक्षा कमी ऍप्लिकेशन्समध्ये, TDR चाचणीमध्ये कॅपॅसिटन्स, रिफ्लेक्शन, EMI इ. सारखे कोणतेही प्रभाव फारसे दिसून येत नाहीत. हाय-स्पीड पीसीबी डिझाइन अभियंत्यांनी अद्याप लेआउट, पॉवर/ग्राउंड डिझाइन आणि वायरिंग डिझाइनवर लक्ष केंद्रित केले पाहिजे. छिद्र आणि इतर पैलूंद्वारे. अर्थात, उजव्या कोनातील वायरिंगचा परिणाम फारसा गंभीर नसला तरी याचा अर्थ असा नाही की आपण सर्वजण भविष्यात काटकोन वायरिंग वापरू शकतो. तपशीलाकडे लक्ष देणे ही मूलभूत गुणवत्ता आहे जी प्रत्येक चांगल्या अभियंत्याकडे असणे आवश्यक आहे. शिवाय, डिजिटल सर्किट्सच्या जलद विकासासह, PCB अभियंत्यांद्वारे प्रक्रिया केलेल्या सिग्नलची वारंवारता वाढतच जाईल. 10GHz वरील RF डिझाइनच्या क्षेत्रात, हे लहान काटकोन हाय-स्पीड समस्यांचे केंद्रबिंदू बनू शकतात.

2. विभेदक राउटिंग

हाय-स्पीड सर्किट डिझाइनमध्ये डिफरेंशियल सिग्नल (डिफरेंशियल सिग्नल) अधिकाधिक प्रमाणात वापरला जातो. सर्किटमधील सर्वात गंभीर सिग्नल बहुतेक वेळा विभेदक संरचनेसह डिझाइन केलेले असते. ते इतके लोकप्रिय कशामुळे होते? पीसीबी डिझाइनमध्ये त्याची चांगली कामगिरी कशी सुनिश्चित करावी? या दोन प्रश्नांसह, आम्ही चर्चेच्या पुढील भागाकडे जाऊ.

विभेदक सिग्नल म्हणजे काय? सामान्य माणसाच्या शब्दात, ड्रायव्हिंग एंड दोन समान आणि उलटे सिग्नल पाठवते आणि प्राप्त करणारा शेवट दोन व्होल्टेजमधील फरकाची तुलना करून लॉजिक स्थिती “0” किंवा “1” ठरवतो. विभेदक सिग्नल वाहून नेणाऱ्या ट्रेसच्या जोडीला विभेदक ट्रेस म्हणतात.

सामान्य सिंगल-एंडेड सिग्नल ट्रेसच्या तुलनेत, विभेदक सिग्नलचे खालील तीन पैलूंमध्ये सर्वात स्पष्ट फायदे आहेत:

a मजबूत विरोधी हस्तक्षेप क्षमता, कारण दोन भिन्न ट्रेसमधील कपलिंग खूप चांगले आहे. जेव्हा बाहेरून आवाजाचा हस्तक्षेप असतो, तेव्हा ते जवळजवळ एकाच वेळी दोन ओळींशी जोडलेले असतात आणि प्राप्त करणारा शेवट फक्त दोन सिग्नलमधील फरकाची काळजी घेतो. म्हणून, बाह्य सामान्य मोड आवाज पूर्णपणे रद्द केला जाऊ शकतो. b हे प्रभावीपणे ईएमआय दाबू शकते. त्याच कारणास्तव, दोन सिग्नलच्या विरुद्ध ध्रुवीयतेमुळे, त्यांच्याद्वारे विकिरण केलेले विद्युत चुंबकीय क्षेत्र एकमेकांना रद्द करू शकतात. जोडणी जितकी घट्ट होईल तितकी कमी इलेक्ट्रोमॅग्नेटिक ऊर्जा बाहेरील जगाकडे वाहून जाईल. c वेळेची स्थिती अचूक आहे. डिफरेंशियल सिग्नलचा स्विच बदल दोन सिग्नलच्या छेदनबिंदूवर स्थित असल्यामुळे, सामान्य सिंगल-एंडेड सिग्नलच्या विपरीत, जो निर्धारित करण्यासाठी उच्च आणि निम्न थ्रेशोल्ड व्होल्टेजवर अवलंबून असतो, तो प्रक्रिया आणि तापमानामुळे कमी प्रभावित होतो, ज्यामुळे वेळेत त्रुटी कमी करा. , परंतु कमी-मोठेपणाच्या सिग्नल सर्किट्ससाठी देखील अधिक योग्य. सध्याचे लोकप्रिय एलव्हीडीएस (लोव्होल्टेजडिफरेंशियल सिग्नलिंग) हे या लहान मोठेपणा विभेदक सिग्नल तंत्रज्ञानाचा संदर्भ देते.

पीसीबी अभियंत्यांसाठी, सर्वात चिंतेची बाब आहे की विभेदक वायरिंगचे हे फायदे प्रत्यक्ष वायरिंगमध्ये पूर्णपणे वापरता येतील याची खात्री कशी करावी. कदाचित जो कोणी लेआउटच्या संपर्कात असेल त्याला विभेदक वायरिंगच्या सामान्य आवश्यकता, म्हणजे, “समान लांबी आणि समान अंतर” समजेल. समान लांबी हे सुनिश्चित करण्यासाठी आहे की दोन भिन्न सिग्नल नेहमी विरुद्ध ध्रुवीयता राखतात आणि सामान्य मोड घटक कमी करतात; समान अंतर मुख्यत्वे हे सुनिश्चित करण्यासाठी आहे की दोघांचे विभेदक अवरोध सुसंगत आहेत आणि प्रतिबिंब कमी करतात. “शक्य तितक्या जवळ” ही कधीकधी विभेदक वायरिंगच्या आवश्यकतांपैकी एक असते. परंतु हे सर्व नियम यांत्रिकरित्या लागू करण्यासाठी वापरले जात नाहीत आणि बर्‍याच अभियंत्यांना हाय-स्पीड डिफरेंशियल सिग्नल ट्रान्समिशनचे सार अद्याप समजलेले नाही असे दिसते.

पीसीबी डिफरेंशियल सिग्नल डिझाइनमधील अनेक सामान्य गैरसमजांवर पुढील लक्ष केंद्रित केले आहे.

गैरसमज 1: असे मानले जाते की विभेदक सिग्नलला परतीचा मार्ग म्हणून ग्राउंड प्लेनची आवश्यकता नाही किंवा विभेदक ट्रेस एकमेकांसाठी परतीचा मार्ग प्रदान करतात. या गैरसमजाचे कारण म्हणजे ते वरवरच्या घटनांमुळे गोंधळलेले आहेत किंवा हाय-स्पीड सिग्नल ट्रान्समिशनची यंत्रणा पुरेशी खोल नाही. आकृती 1-8-15 च्या रिसिव्हिंग एंडच्या रचनेवरून असे दिसून येते की ट्रान्झिस्टर Q3 आणि Q4 चे उत्सर्जक प्रवाह समान आणि विरुद्ध आहेत आणि जमिनीवरील त्यांचे प्रवाह एकमेकांना पूर्णपणे रद्द करतात (I1=0), त्यामुळे डिफरेंशियल सर्किट आहे समान बाउंस आणि इतर ध्वनी सिग्नल जे पॉवर आणि ग्राउंड प्लेनवर अस्तित्वात असू शकतात असंवेदनशील आहेत. ग्राउंड प्लेनच्या आंशिक रिटर्न रद्द केल्याचा अर्थ असा नाही की डिफरेंशियल सर्किट सिग्नल रिटर्न पथ म्हणून संदर्भ विमानाचा वापर करत नाही. खरं तर, सिग्नल रिटर्न अॅनालिसिसमध्ये, डिफरेंशियल वायरिंग आणि सामान्य सिंगल-एंडेड वायरिंगची यंत्रणा सारखीच असते, म्हणजेच उच्च-फ्रिक्वेंसी सिग्नल नेहमी सर्वात लहान इंडक्टन्ससह लूपच्या बाजूने रिफ्लो असतात, सर्वात मोठा फरक हा आहे की त्याव्यतिरिक्त जमिनीवर कपलिंग, विभेदक रेषेत परस्पर जोडणी देखील असते. कोणत्या प्रकारचे कपलिंग मजबूत आहे, कोणता मुख्य परतीचा मार्ग बनतो. आकृती 1-8-16 हे सिंगल-एंडेड सिग्नल्स आणि डिफरेंशियल सिग्नल्सच्या भूचुंबकीय क्षेत्र वितरणाचे एक योजनाबद्ध आकृती आहे.

पीसीबी सर्किट डिझाईनमध्ये, डिफरेंशियल ट्रेसमधील कपलिंग सामान्यतः लहान असते, बहुतेक वेळा कपलिंग डिग्रीच्या फक्त 10 ते 20% असते आणि जमिनीवर जोडणे अधिक असते, त्यामुळे विभेदक ट्रेसचा मुख्य परतीचा मार्ग अजूनही जमिनीवर अस्तित्वात असतो. विमान जेव्हा ग्राउंड प्लेन विस्कळीत असते, तेव्हा आकृती 1-8-17 मध्ये दर्शविल्याप्रमाणे, विभेदक ट्रेसमधील जोडणी संदर्भ विमानाशिवाय मुख्य परतीचा मार्ग प्रदान करेल. जरी डिफरेंशियल ट्रेसवरील संदर्भ समतल खंडित होण्याचा प्रभाव सामान्य सिंगल-एंडेड ट्रेसइतका गंभीर नसला तरी, तो तरीही विभेदक सिग्नलची गुणवत्ता कमी करेल आणि EMI वाढवेल, जे शक्य तितके टाळले पाहिजे. . काही डिझायनर्सचा असा विश्वास आहे की डिफरेंशियल ट्रेस अंतर्गत संदर्भ प्लेन डिफरेंशियल ट्रान्समिशनमध्ये काही सामान्य मोड सिग्नल दाबण्यासाठी काढले जाऊ शकते. तथापि, हा दृष्टिकोन सिद्धांततः इष्ट नाही. अडथळे कसे नियंत्रित करावे? सामान्य-मोड सिग्नलसाठी ग्राउंड इम्पेडन्स लूप प्रदान न केल्याने अपरिहार्यपणे EMI रेडिएशन होईल. हा दृष्टिकोन चांगल्यापेक्षा जास्त नुकसान करतो.

गैरसमज 2: असे मानले जाते की समान अंतर ठेवणे हे रेखा लांबी जुळण्यापेक्षा अधिक महत्त्वाचे आहे. वास्तविक पीसीबी लेआउटमध्ये, एकाच वेळी विभेदक डिझाइनच्या आवश्यकता पूर्ण करणे शक्य नसते. पिन वितरण, वियास आणि वायरिंग स्पेसच्या अस्तित्वामुळे, रेषेची लांबी जुळवण्याचा उद्देश योग्य विंडिंगद्वारे साध्य करणे आवश्यक आहे, परंतु परिणाम असा असावा की विभेदक जोडीचे काही भाग समांतर असू शकत नाहीत. यावेळी आपण काय करावे? कोणती निवड? निष्कर्ष काढण्यापूर्वी, खालील सिम्युलेशन परिणामांवर एक नजर टाकूया.

वरील सिम्युलेशन परिणामांवरून, हे पाहिले जाऊ शकते की स्कीम 1 आणि स्कीम 2 चे वेव्हफॉर्म जवळजवळ योगायोग आहेत, म्हणजेच असमान अंतरामुळे होणारा प्रभाव कमी आहे. तुलनेत, वेळेवर रेषेची लांबी जुळत नसल्याचा प्रभाव जास्त असतो. (योजना 3). सैद्धांतिक विश्लेषणावरून, जरी विसंगत अंतरामुळे विभेदक प्रतिबाधा बदलू शकते, कारण विभेदक जोडीमधील जोडणी स्वतःच महत्त्वपूर्ण नसते, प्रतिबाधा बदल श्रेणी देखील खूप लहान असते, सामान्यतः 10% च्या आत, जी फक्त एका पासच्या समतुल्य असते. . छिद्रामुळे होणाऱ्या परावर्तनाचा सिग्नल ट्रान्समिशनवर लक्षणीय परिणाम होणार नाही. एकदा रेषेची लांबी जुळत नाही, वेळेच्या ऑफसेट व्यतिरिक्त, सामान्य मोड घटक विभेदक सिग्नलमध्ये सादर केले जातात, ज्यामुळे सिग्नलची गुणवत्ता कमी होते आणि EMI वाढते.

असे म्हटले जाऊ शकते की पीसीबी डिफरेंशियल ट्रेसच्या डिझाइनमधील सर्वात महत्त्वाचा नियम म्हणजे जुळणारी रेखा लांबी आणि इतर नियम डिझाइन आवश्यकता आणि व्यावहारिक अनुप्रयोगांनुसार लवचिकपणे हाताळले जाऊ शकतात.

गैरसमज 3: असा विचार करा की विभेदक वायरिंग खूप जवळ असणे आवश्यक आहे. डिफरेंशियल ट्रेस जवळ ठेवणे म्हणजे त्यांचे कपलिंग वाढवण्याशिवाय दुसरे काही नाही, जे केवळ आवाजाची प्रतिकारशक्ती सुधारू शकत नाही, तर बाहेरील जगामध्ये इलेक्ट्रोमॅग्नेटिक हस्तक्षेप ऑफसेट करण्यासाठी चुंबकीय क्षेत्राच्या विरुद्ध ध्रुवीयतेचा पूर्ण वापर करू शकते. जरी हा दृष्टीकोन बहुतेक प्रकरणांमध्ये खूप फायदेशीर असला तरी तो परिपूर्ण नाही. जर आपण हे सुनिश्चित करू शकलो की ते बाह्य हस्तक्षेपापासून पूर्णपणे संरक्षित आहेत, तर आपल्याला हस्तक्षेप विरोधी साध्य करण्यासाठी मजबूत जोडणी वापरण्याची आवश्यकता नाही. आणि ईएमआय दाबण्याचा उद्देश. आम्ही विभेदक ट्रेसचे चांगले अलगाव आणि संरक्षण कसे सुनिश्चित करू शकतो? इतर सिग्नल ट्रेससह अंतर वाढवणे हा सर्वात मूलभूत मार्गांपैकी एक आहे. इलेक्ट्रोमॅग्नेटिक फील्ड ऊर्जा अंतराच्या वर्गासह कमी होते. सामान्यतः, जेव्हा रेषेतील अंतर रेषेच्या रुंदीच्या 4 पट ओलांडते, तेव्हा त्यांच्यातील हस्तक्षेप अत्यंत कमकुवत असतो. दुर्लक्ष करता येईल. याव्यतिरिक्त, ग्राउंड प्लेनद्वारे अलगाव देखील एक चांगली संरक्षण भूमिका बजावू शकते. ही रचना बर्याचदा उच्च-फ्रिक्वेंसी (10G वरील) IC पॅकेज PCB डिझाइनमध्ये वापरली जाते. त्याला CPW रचना म्हणतात, जी कठोर विभेदक प्रतिबाधा सुनिश्चित करू शकते. आकृती 2-0-1 मध्ये दर्शविल्याप्रमाणे नियंत्रण (8Z19).

विभेदक ट्रेस वेगवेगळ्या सिग्नल लेयर्समध्ये देखील चालू शकतात, परंतु या पद्धतीची शिफारस केली जात नाही, कारण विविध स्तरांद्वारे तयार केलेले प्रतिबाधा आणि वियासमधील फरक डिफरेंशियल मोड ट्रान्समिशनचा प्रभाव नष्ट करेल आणि सामान्य मोड आवाज सादर करेल. याशिवाय, जवळचे दोन थर घट्ट जोडलेले नसल्यास, आवाजाचा प्रतिकार करण्याची डिफरेंशियल ट्रेसची क्षमता कमी होईल, परंतु जर तुम्ही आजूबाजूच्या ट्रेसपासून योग्य अंतर राखू शकत असाल, तर क्रॉसस्टॉक ही समस्या नाही. सामान्य फ्रिक्वेन्सीवर (GHz खाली), EMI ही गंभीर समस्या असणार नाही. प्रयोगांनी दर्शविले आहे की विभेदक ट्रेसपासून 500 मैल अंतरावर विकिरणित ऊर्जेचे क्षीणन 60 मीटर अंतरावर 3 डीबीपर्यंत पोहोचले आहे, जे FCC इलेक्ट्रोमॅग्नेटिक रेडिएशन मानक पूर्ण करण्यासाठी पुरेसे आहे, त्यामुळे डिझाइनरला काळजी करण्याची गरज नाही. अपर्याप्त डिफरेंशियल लाइन कपलिंगमुळे इलेक्ट्रोमॅग्नेटिक असंगततेबद्दल बरेच काही.

3. सर्प रेखा

स्नेक लाइन ही एक प्रकारची राउटिंग पद्धत आहे जी अनेकदा लेआउटमध्ये वापरली जाते. सिस्टम वेळ डिझाइन आवश्यकता पूर्ण करण्यासाठी विलंब समायोजित करणे हा त्याचा मुख्य उद्देश आहे. डिझायनरला प्रथम ही समज असणे आवश्यक आहे: सर्प लाइन सिग्नलची गुणवत्ता नष्ट करेल, ट्रान्समिशन विलंब बदलेल आणि वायरिंग करताना त्याचा वापर टाळण्याचा प्रयत्न करेल. तथापि, वास्तविक डिझाइनमध्ये, सिग्नलला पुरेसा होल्ड टाइम आहे याची खात्री करण्यासाठी किंवा सिग्नलच्या समान गटातील वेळ कमी करण्यासाठी, अनेकदा मुद्दाम वायर वाइंड करणे आवश्यक असते.

तर, सर्प रेषेचा सिग्नल ट्रान्समिशनवर काय परिणाम होतो? वायरिंग करताना मी काय लक्ष द्यावे? आकृती 1-8-21 मध्ये दर्शविल्याप्रमाणे समांतर कपलिंग लांबी (Lp) आणि कपलिंग अंतर (S) हे दोन सर्वात गंभीर पॅरामीटर्स आहेत. साहजिकच, जेव्हा सर्पिन ट्रेसवर सिग्नल प्रसारित केला जातो, तेव्हा समांतर रेषेचे विभाग भिन्न मोडमध्ये जोडले जातील. S जितका लहान आणि Lp तितका मोठा, कपलिंगची डिग्री जास्त. यामुळे ट्रान्समिशन विलंब कमी होऊ शकतो आणि क्रॉसस्टॉकमुळे सिग्नलची गुणवत्ता मोठ्या प्रमाणात कमी होते. ही यंत्रणा धडा 3 मधील कॉमन मोड आणि डिफरेंशियल मोड क्रॉसस्टॉकच्या विश्लेषणाचा संदर्भ घेऊ शकते.

सर्प रेषा हाताळताना लेआउट अभियंत्यांसाठी खालील काही सूचना आहेत:

1. समांतर रेषाखंडांचे अंतर (S) वाढवण्याचा प्रयत्न करा, किमान 3H पेक्षा जास्त, H म्हणजे सिग्नल ट्रेसपासून संदर्भ विमानापर्यंतचे अंतर. सामान्य माणसाच्या दृष्टीने, हे एका मोठ्या वाकणाभोवती फिरणे आहे. जोपर्यंत एस पुरेसे मोठे आहे तोपर्यंत, परस्पर जोडणीचा प्रभाव जवळजवळ पूर्णपणे टाळता येऊ शकतो. 2. कपलिंग लांबी Lp कमी करा. जेव्हा दुहेरी Lp विलंब सिग्नल वाढण्याची वेळ जवळ येतो किंवा ओलांडतो तेव्हा व्युत्पन्न केलेला क्रॉसस्टॉक संपृक्ततेपर्यंत पोहोचतो. 3. स्ट्रीप-लाइन किंवा एम्बेडेड मायक्रो-स्ट्रीपच्या सर्पेन्टाइन लाइनमुळे होणारा सिग्नल ट्रान्समिशन विलंब मायक्रो-स्ट्रिपपेक्षा कमी आहे. सिद्धांतानुसार, डिफरेंशियल मोड क्रॉसस्टॉकमुळे स्ट्रिपलाइन ट्रान्समिशन रेटवर परिणाम करणार नाही. 4. हाय-स्पीड सिग्नल लाईन्ससाठी आणि वेळेची कठोर आवश्यकता असलेल्यांसाठी, विशेषत: लहान भागात, सर्प रेषा न वापरण्याचा प्रयत्न करा. 5. आकृती 1-8-20 मधील C रचना सारख्या कोणत्याही कोनात तुम्ही अनेकदा सर्पिन ट्रेस वापरू शकता, ज्यामुळे परस्पर जोडणी प्रभावीपणे कमी होऊ शकते. 6. हाय-स्पीड पीसीबी डिझाईनमध्ये, साप रेषेमध्ये तथाकथित फिल्टरिंग किंवा अँटी-हस्तक्षेप क्षमता नसते आणि ती फक्त सिग्नलची गुणवत्ता कमी करू शकते, म्हणून ती फक्त वेळेच्या जुळणीसाठी वापरली जाते आणि इतर कोणताही उद्देश नाही. 7. कधीकधी आपण विंडिंगसाठी सर्पिल राउटिंगचा विचार करू शकता. सिम्युलेशन दर्शविते की त्याचा प्रभाव सामान्य सर्पेंटाइन रूटिंगपेक्षा चांगला आहे.