布局是PCB设计工程师最基本的工作技能之一。 布线的质量将直接影响整个系统的性能。 大多数高速设计理论最终都必须通过 Layout 来实现和验证。 可见，布线是非常重要的 高速印刷电路板 设计。 下面将分析实际布线中可能遇到的一些情况的合理性，并给出一些更优化的布线策略。

主要从直角接线、差分接线、蛇形接线三个方面来说明。

1.直角走线

直角布线一般是PCB布线中需要尽量避免的一种情况，它几乎已经成为衡量布线质量的标准之一。 那么直角布线对信号传输有多大影响呢？ 原则上，直角布线会改变传输线的线宽，导致阻抗不连续。 事实上，不仅是直角走线，拐角和锐角走线都可能引起阻抗变化。

直角布线对信号的影响主要体现在三个方面：

一是转角可以等效为传输线上的容性负载，减缓上升时间； 二是阻抗不连续会引起信号反射； 第三个是直角尖端产生的EMI。

传输线直角引起的寄生电容可由以下经验公式计算：

C=61W(Er)1/2/Z0

上式中，C为拐角等效电容（单位：pF），W为走线宽度（单位：英寸），εr为介质介电常数，Z0为特性阻抗传输线的。 例如，对于一条4Mils 50欧姆的传输线（εr为4.3），直角带来的电容约为0.0101pF，那么由此引起的上升时间变化可以估算：

T10-90%=2.2CZ0/2=2.20.010150/2=0.556ps

通过计算可以看出，直角走线带来的电容效应非常小。

随着直角走线的线宽增加，那里的阻抗会降低，因此会出现一定的信号反射现象。 我们可以根据传输线章节中提到的阻抗计算公式计算线宽增加后的等效阻抗，然后根据经验公式计算反射系数：

ρ=(Zs-Z0)/(Zs+Z0)

一般直角布线引起的阻抗变化在7%-20%之间，所以最大反射系数在0.1左右。 而且，从下图可以看出，传输线的阻抗在W/2线的长度内变化到最小，然后在W/2的时间后恢复到正常阻抗。 整个阻抗变化时间极短，通常在10ps以内。 在内部，这种快速而微小的变化对于一般的信号传输来说几乎可以忽略不计。

很多人对直角接线都有这种理解。 他们认为尖端容易发射或接收电磁波并产生EMI。 这也成为很多人认为直角布线不能走线的原因之一。 但是，许多实际测试结果表明，直角走线不会比直线产生明显的 EMI。 或许目前的仪器性能和测试水平限制了测试的准确性，但至少说明了一个问题。 直角接线的辐射已经小于仪器本身的测量误差。

总的来说，直角路由并没有想象中的那么可怕。 至少在低于 GHz 的应用中，电容、反射、EMI 等任何影响都很难在 TDR 测试中反映出来。 高速PCB设计工程师仍应专注于布局、电源/接地设计和布线设计。 过孔等方面。 当然，虽然直角布线的影响不是很严重，但不代表我们以后都可以使用直角布线。 注重细节是每个优秀工程师必须具备的基本素质。 而且，随着数字电路的飞速发展，PCB工程师处理的信号频率会不断提高。 在10GHz以上的射频设计领域，这些小直角可能会成为高速问题的焦点。

2. 差分路由

差分信号（DifferentialSignal）在高速电路设计中的应用越来越广泛。 电路中最关键的信号往往采用差分结构设计。 是什么让它如此受欢迎？ 如何保证其在PCB设计中的良好表现？ 带着这两个问题，我们进入下一部分的讨论。

什么是差分信号？ 通俗地说，驱动端发送两个相等且反相的信号，接收端通过比较两个电压的差值来判断逻辑状态“0”或“1”。 承载差分信号的成对走线称为差分走线。

与普通单端信号走线相比，差分信号在以下三个方面的优势最为明显：

一种。 抗干扰能力强，因为两条差分走线之间的耦合性很好。 当外界有噪声干扰时，它们几乎同时耦合到两条线路上，接收端只关心两条信号的差异。 因此，可以完全消除外部共模噪声。 湾可以有效抑制EMI。 出于同样的原因，由于两个信号的极性相反，它们辐射的电磁场可以相互抵消。 耦合越紧密，释放到外界的电磁能量就越少。 C。 定时定位准确。 由于差分信号的开关变化位于两个信号的交点处，不像普通单端信号依靠高低阈值电压来确定，受工艺和温度的影响较小，可以减少计时误差。 ，而且更适用于低幅度信号电路。 目前流行的LVDS（lowvoltagedifferentialsignaling）就是指这种小幅度差分信号技术。

对于PCB工程师来说，最关心的是如何保证差分布线的这些优势在实际布线中能够得到充分利用。 可能接触过Layout的人都会明白差分布线的一般要求，即“等长等距”。 等长是为了保证两路差分信号始终保持相反的极性，减少共模分量； 等距主要是为了保证两者的差分阻抗一致，减少反射。 “尽可能接近”有时是差分布线的要求之一。 但是所有这些规则都不是用来机械地套用的，很多工程师似乎还没有理解高速差分信号传输的本质。

下面重点介绍PCB差分信号设计中的几个常见误区。

误区一：认为差分信号不需要地平面作为返回路径，或者差分走线为彼此提供返回路径。 造成这种误解的原因是他们被表面现象混淆了，或者高速信号传输的机制还不够深入。 从图 1-1-8 的接收端结构可以看出，晶体管 Q15 和 Q3 的发射极电流相等且相反，它们在地的电流正好相互抵消（I4=1），所以差分电路对电源和接地平面上可能存在的类似反弹和其他噪声信号不敏感。 地平面的部分返回抵消并不意味着差分电路不使用参考平面作为信号返回路径。 其实在信号回流分析中，差分走线和普通单端走线的机理是一样的，就是高频信号总是沿着电感最小的环路回流，最大的区别是除了对地耦合，差分线也有相互耦合。 哪一种耦合强，哪一种就成为主要的返回路径。 图0-1-8是单端信号和差分信号的地磁场分布示意图。

在PCB电路设计中，差分走线之间的耦合一般很小，往往只占耦合度的10%～20%，更多的是对地耦合，所以差分走线的主要返回路径仍然存在于地面上飞机 。 当接地平面不连续时，差分走线之间的耦合将在没有参考平面的区域提供主要返回路径，如图 1-8-17 所示。 参考平面的不连续性对差分走线的影响虽然没有普通单端走线严重，但仍会降低差分信号的质量，增加EMI，应尽量避免. 一些设计人员认为，可以去除差分走线下方的参考平面，以抑制差分传输中的一些共模信号。 然而，这种方法在理论上是不可取的。 如何控制阻抗？ 不为共模信号提供接地阻抗环路将不可避免地导致 EMI 辐射。 这种方法弊大于利。

误区二：认为保持等间距比匹配线长更重要。 在实际PCB布局中，往往无法同时满足差分设计的要求。 由于存在管脚分布、过孔和布线空间，线长匹配的目的必须通过适当的绕线来达到，但结果必然是差分对的某些区域不能平行。 这个时候我们应该怎么做？ 哪个选择？ 在下结论之前，我们先来看看下面的模拟结果。

从上面的仿真结果可以看出，方案1和方案2的波形几乎重合，也就是说间距不等造成的影响最小。 相比之下，线长失配对时序的影响要大得多。 （方案3）。 从理论分析来看，虽然间距不一致会导致差分阻抗发生变化，但由于差分对本身之间的耦合并不显着，因此阻抗变化范围也很小，通常在10%以内，仅相当于一次通过. 孔引起的反射不会对信号传输产生显着影响。 一旦线路长度不匹配，除了时序偏移外，差分信号中还会引入共模成分，降低信号质量，增加EMI。

可以说PCB差分走线设计中最重要的规则就是匹配线长，其他规则可以根据设计要求和实际应用灵活处理。

误区三：认为差分接线一定要很近。 保持差分走线靠近无非是增强它们的耦合，不仅可以提高抗噪声能力，还可以充分利用磁场的相反极性来抵消对外界的电磁干扰。 虽然这种方法在大多数情况下是非常有益的，但也不是绝对的。 如果我们能保证它们完全屏蔽外界干扰，那么我们就不需要使用强耦合来实现抗干扰。 以及抑制EMI的目的。 我们如何确保差分走线的良好隔离和屏蔽？ 增加与其他信号走线的间距是最基本的方法之一。 电磁场能量随着距离的平方而减小。 一般来说，当线距超过线宽的3倍时，它们之间的干扰是极其微弱的。 可以忽略。 此外，通过地平面的隔离也可以起到很好的屏蔽作用。 这种结构常用于高频（4G以上）IC封装PCB设计。 称为CPW结构，可以保证严格的差分阻抗。 控制（10Z2），如图0-1-8所示。

差分走线也可以走在不同的信号层，但一般不推荐这种方法，因为不同层产生的阻抗和过孔的差异会破坏差模传输的效果并引入共模噪声。 另外，如果相邻两层没有紧密耦合，会降低差分走线抵抗噪声的能力，但如果能与周围走线保持适当的距离，串扰就不是问题。 在一般频率下（低于 GHz），EMI 不会是一个严重的问题。 实验表明，距离差分走线500mil处的辐射能量衰减在60米处达到3dB，足以满足FCC电磁辐射标准，所以设计者也不必太担心很多关于差分线耦合不足导致的电磁不兼容。

3.蛇纹石线

蛇线是Layout中经常使用的一种布线方式。 其主要目的是调整延迟以满足系统时序设计要求。 设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延迟，布线时尽量避免使用。 但在实际设计中，为了保证信号有足够的保持时间，或者减少同一组信号之间的时间偏移，往往需要特意绕线。

那么，蛇形线对信号传输有什么影响呢？ 接线时应注意什么？ 两个最关键的参数是平行耦合长度（Lp）和耦合距离（S），如图1-8-21所示。 显然，当信号在蛇形走线上传输时，平行线段将以差模耦合。 S越小，Lp越大，耦合度越大。 可能会导致传输延迟降低，串扰导致信号质量大幅下降。 机理可参考第3章共模和差模串扰的分析。

以下是Layout工程师在处理蛇形线时的一些建议：

1、尽量增加平行线段的距离（S），至少大于3H，H是指信号走线到参考平面的距离。 通俗地说，就是绕一个大弯。 只要S足够大，几乎可以完全避免相互耦合效应。 2. 减少联轴器长度 Lp。 当双 Lp 延迟接近或超过信号上升时间时，产生的串扰将达到饱和。 3、带状线或嵌入式微带的蛇形线引起的信号传输延迟小于微带。 理论上，带状线不会因为差模串扰而影响传输速率。 4、对于高速信号线和对时序要求严格的线，尽量不要使用蛇形线，尤其是小面积的。 5、可以经常使用任意角度的蛇形走线，如图1-8-20中的C结构，可以有效减少相互耦合。 6、在高速PCB设计中，蛇形线不具备所谓的滤波或抗干扰能力，只能降低信号质量，所以只用于时序匹配，没有其他用途。 7. 有时可以考虑螺旋绕线。 仿真表明其效果优于普通蛇形布线。