Bố cục là một trong những kỹ năng công việc cơ bản nhất đối với kỹ sư thiết kế PCB. Chất lượng của hệ thống dây điện sẽ ảnh hưởng trực tiếp đến hiệu suất của toàn bộ hệ thống. Hầu hết các lý thuyết thiết kế tốc độ cao cuối cùng phải được thực hiện và xác minh thông qua Bố cục. Có thể thấy rằng hệ thống dây điện rất quan trọng trong việc PCB tốc độ cao thiết kế. Sau đây sẽ phân tích tính hợp lý của một số tình huống có thể gặp phải trong thực tế đi dây, và đưa ra một số chiến lược định tuyến tối ưu hơn.

Nó chủ yếu được giải thích từ ba khía cạnh: hệ thống dây góc vuông, hệ thống dây điện vi sai và hệ thống dây điện ngoằn ngoèo.

1. Định tuyến góc phải

Đi dây góc phải nói chung là một tình huống cần phải tránh càng nhiều càng tốt trong hệ thống dây điện PCB, và nó gần như đã trở thành một trong những tiêu chuẩn để đo lường chất lượng của hệ thống dây điện. Vậy đi dây góc vuông sẽ có ảnh hưởng như thế nào đến việc truyền tín hiệu? Về nguyên tắc, định tuyến góc vuông sẽ làm thay đổi độ rộng đường truyền của đường truyền, gây ra sự gián đoạn về trở kháng. Trên thực tế, không chỉ định tuyến góc vuông mà còn cả định tuyến góc và định tuyến góc nhọn có thể gây ra thay đổi trở kháng.

Ảnh hưởng của định tuyến góc phải đối với tín hiệu chủ yếu được phản ánh ở ba khía cạnh:

Một là góc có thể tương đương với tải điện dung trên đường truyền làm chậm thời gian tăng; thứ hai là trở kháng không liên tục sẽ gây ra hiện tượng phản xạ tín hiệu; thứ ba là EMI được tạo ra bởi đầu góc vuông.

Điện dung ký sinh gây ra bởi góc vuông của đường truyền có thể được tính theo công thức thực nghiệm sau:

C = 61W (Er) 1/2 / Z0

Trong công thức trên, C là điện dung tương đương của góc (đơn vị: pF), W là chiều rộng của vết (đơn vị: inch), εr là hằng số điện môi của môi trường và Z0 là trở kháng đặc trưng của đường truyền. Ví dụ: đối với đường truyền 4Mils 50 ohm (εr là 4.3), điện dung do góc vuông mang lại là khoảng 0.0101pF, và sau đó sự thay đổi thời gian tăng do điều này gây ra có thể được ước tính:

T10-90%=2.2CZ0/2=2.20.010150/2=0.556ps

Qua tính toán có thể thấy rằng hiệu ứng điện dung do vết góc vuông mang lại là vô cùng nhỏ.

Khi chiều rộng dòng của vết góc phải tăng lên, trở kháng ở đó sẽ giảm, do đó sẽ xảy ra hiện tượng phản xạ tín hiệu nhất định. Chúng ta có thể tính trở kháng tương đương sau khi chiều rộng đường truyền tăng theo công thức tính trở kháng được đề cập trong chương đường truyền, sau đó Tính hệ số phản xạ theo công thức thực nghiệm:

ρ = (Zs-Z0) / (Zs + Z0)

Nói chung, sự thay đổi trở kháng do đi dây góc phải là từ 7% -20%, do đó hệ số phản xạ tối đa là khoảng 0.1. Hơn nữa, như có thể thấy trong hình dưới đây, trở kháng của đường truyền thay đổi đến mức tối thiểu trong chiều dài của đường W / 2, và sau đó trở lại trở kháng bình thường sau thời gian W / 2. Toàn bộ thời gian thay đổi trở kháng là cực kỳ ngắn, thường trong vòng 10 giây. Bên trong, những thay đổi nhanh và nhỏ như vậy hầu như không đáng kể đối với việc truyền tín hiệu chung.

Nhiều người có hiểu biết này về hệ thống dây góc vuông. Họ cho rằng đầu tip dễ truyền hoặc nhận sóng điện từ và tạo ra EMI. Điều này đã trở thành một trong những lý do tại sao nhiều người nghĩ rằng không thể định tuyến dây góc vuông. Tuy nhiên, nhiều kết quả thử nghiệm thực tế cho thấy các vết góc phải sẽ không tạo ra EMI rõ ràng hơn các đường thẳng. Có lẽ hiệu suất thiết bị hiện tại và mức độ kiểm tra hạn chế độ chính xác của bài kiểm tra, nhưng ít nhất nó cũng minh họa một vấn đề. Bức xạ của hệ thống dây góc phải đã nhỏ hơn sai số đo của chính thiết bị.

Nói chung, định tuyến góc vuông không quá khủng khiếp như tưởng tượng. Ít nhất là trong các ứng dụng dưới GHz, bất kỳ hiệu ứng nào như điện dung, phản xạ, EMI, v.v. hầu như không được phản ánh trong thử nghiệm TDR. Các kỹ sư thiết kế PCB tốc độ cao vẫn nên tập trung vào bố trí, thiết kế nguồn / mặt đất và thiết kế hệ thống dây điện. Thông qua các lỗ và các khía cạnh khác. Tất nhiên, mặc dù tác động của hệ thống dây góc vuông không quá nghiêm trọng nhưng không có nghĩa là tất cả chúng ta đều có thể sử dụng hệ thống dây góc vuông trong tương lai. Chú ý đến từng chi tiết là phẩm chất cơ bản mà mọi kỹ sư giỏi phải có. Hơn nữa, với sự phát triển nhanh chóng của các mạch kỹ thuật số, PCB Tần số của tín hiệu được xử lý bởi các kỹ sư sẽ tiếp tục tăng lên. Trong lĩnh vực thiết kế RF trên 10GHz, những góc vuông nhỏ này có thể trở thành tâm điểm của các vấn đề tốc độ cao.

2. Định tuyến vi sai

Tín hiệu vi sai (DifferentialSignal) ngày càng được sử dụng rộng rãi hơn trong thiết kế mạch tốc độ cao. Tín hiệu tới hạn nhất trong mạch thường được thiết kế với cấu trúc vi sai. Điều gì làm cho nó trở nên phổ biến? Làm thế nào để đảm bảo hiệu suất tốt của nó trong thiết kế PCB? Với hai câu hỏi này, chúng ta chuyển sang phần tiếp theo của cuộc thảo luận.

Tín hiệu vi sai là gì? Theo thuật ngữ của giáo dân, đầu cuối truyền động gửi hai tín hiệu bằng nhau và đảo ngược, và đầu nhận đánh giá trạng thái logic “0” hoặc “1” bằng cách so sánh sự khác biệt giữa hai điện áp. Cặp dấu vết mang tín hiệu vi sai được gọi là dấu vết vi phân.

So với các dấu vết tín hiệu một đầu thông thường, các tín hiệu vi sai có những ưu điểm rõ ràng nhất trong ba khía cạnh sau:

Một. Khả năng chống nhiễu mạnh, vì sự ăn khớp giữa hai vết vi sai rất tốt. Khi có nhiễu âm từ bên ngoài, chúng gần như được ghép vào hai đường truyền cùng một lúc, và đầu thu chỉ quan tâm đến sự khác biệt giữa hai tín hiệu. Do đó, tiếng ồn chế độ chung bên ngoài có thể được loại bỏ hoàn toàn. NS. Nó có thể ngăn chặn hiệu quả EMI. Vì lý do tương tự, do sự phân cực trái ngược của hai tín hiệu, các trường điện từ do chúng bức xạ có thể triệt tiêu lẫn nhau. Các khớp nối càng chặt chẽ, năng lượng điện từ thoát ra thế giới bên ngoài càng ít. NS. Định vị thời gian là chính xác. Bởi vì sự thay đổi công tắc của tín hiệu vi sai nằm ở giao điểm của hai tín hiệu, không giống như tín hiệu một đầu thông thường, phụ thuộc vào điện áp ngưỡng cao và thấp để xác định, nó ít bị ảnh hưởng bởi quá trình và nhiệt độ, có thể giảm sai số trong thời gian. , Nhưng cũng phù hợp hơn cho các mạch tín hiệu biên độ thấp. LVDS phổ biến hiện nay (lowvoltagedifferentialsignaling) đề cập đến công nghệ tín hiệu vi sai biên độ nhỏ này.

Đối với các kỹ sư PCB, mối quan tâm nhất là làm thế nào để đảm bảo rằng những ưu điểm này của hệ thống dây vi sai có thể được sử dụng đầy đủ trong hệ thống dây điện thực tế. Có thể bất cứ ai đã từng tiếp xúc với Layout sẽ hiểu các yêu cầu chung của hệ thống dây vi sai, đó là “chiều dài bằng nhau và khoảng cách bằng nhau”. Độ dài bằng nhau là để đảm bảo rằng hai tín hiệu vi sai luôn duy trì các cực tính trái ngược nhau và giảm thành phần chế độ chung; khoảng cách bằng nhau chủ yếu là để đảm bảo rằng trở kháng vi sai của cả hai là nhất quán và giảm phản xạ. “Càng gần càng tốt” đôi khi là một trong những yêu cầu của hệ thống đấu dây vi sai. Nhưng tất cả các quy tắc này không được sử dụng để áp dụng một cách máy móc, và nhiều kỹ sư dường như vẫn chưa hiểu bản chất của việc truyền tín hiệu vi sai tốc độ cao.

Phần sau tập trung vào một số hiểu lầm phổ biến trong thiết kế tín hiệu vi sai PCB.

Hiểu lầm 1: Người ta tin rằng tín hiệu vi sai không cần mặt đất làm đường trở lại, hoặc dấu vết vi phân cung cấp đường trở lại cho nhau. Sở dĩ có sự hiểu lầm này là do chúng bị nhầm lẫn bởi các hiện tượng bề ngoài, hoặc cơ chế truyền tín hiệu tốc độ cao chưa đủ sâu. Có thể thấy từ cấu trúc của đầu nhận trong Hình 1-8-15 rằng dòng phát của bóng bán dẫn Q3 và Q4 bằng nhau và ngược chiều, và dòng điện tại mặt đất của chúng triệt tiêu lẫn nhau (I1 = 0), do đó mạch vi sai bị trả lại Tương tự và các tín hiệu nhiễu khác có thể tồn tại trên mặt phẳng nguồn và mặt đất là không nhạy cảm. Sự hủy bỏ trở lại một phần của mặt đất không có nghĩa là mạch vi sai không sử dụng mặt phẳng tham chiếu làm đường trả tín hiệu. Trên thực tế, trong phân tích tín hiệu trả về, cơ chế của đấu dây vi sai và đấu dây một đầu thông thường là giống nhau, đó là tín hiệu tần số cao luôn Reflow dọc theo vòng lặp với độ tự cảm nhỏ nhất, điểm khác biệt lớn nhất là ngoài khớp nối với đất, dòng vi sai cũng có khớp nối tương hỗ. Loại khớp nối nào mạnh, loại khớp nối nào trở thành đường dẫn chính trở lại. Hình 1-8-16 là sơ đồ phân bố trường địa từ của tín hiệu một đầu và tín hiệu vi sai.

Trong thiết kế mạch PCB, sự ghép nối giữa các vết vi phân nói chung là nhỏ, thường chỉ chiếm 10 đến 20% mức độ ghép nối, hơn nữa là sự ghép nối với mặt đất, do đó đường trở lại chính của dấu vết vi phân vẫn tồn tại trên mặt đất chiếc máy bay . Khi mặt phẳng nền là không liên tục, khớp nối giữa các vết vi phân sẽ cung cấp đường quay trở lại chính trong khu vực không có mặt phẳng tham chiếu, như trong Hình 1-8-17. Mặc dù ảnh hưởng của sự không liên tục của mặt phẳng chuẩn lên vết vi phân không nghiêm trọng như vết của vết một đầu thông thường, nhưng nó vẫn sẽ làm giảm chất lượng của tín hiệu vi sai và tăng EMI, điều này nên tránh càng nhiều càng tốt. . Một số nhà thiết kế tin rằng mặt phẳng tham chiếu dưới dấu vết vi phân có thể được loại bỏ để triệt tiêu một số tín hiệu chế độ phổ biến trong truyền dẫn vi sai. Tuy nhiên, cách tiếp cận này không được mong muốn trên lý thuyết. Làm thế nào để kiểm soát trở kháng? Không cung cấp vòng trở kháng nối đất cho tín hiệu chế độ chung chắc chắn sẽ gây ra bức xạ EMI. Cách làm này gây hại nhiều hơn lợi.

Hiểu lầm 2: Người ta tin rằng giữ khoảng cách bằng nhau quan trọng hơn độ dài dòng phù hợp. Trong bố trí PCB thực tế, thường không thể đáp ứng các yêu cầu của thiết kế vi sai cùng một lúc. Do sự tồn tại của phân bố chân, vias và không gian đi dây, mục đích của việc khớp chiều dài đường dây phải đạt được thông qua việc cuộn dây thích hợp, nhưng kết quả phải là một số khu vực của cặp vi sai không thể song song. Chúng ta phải làm gì vào lúc này? Lựa chọn nào? Trước khi đưa ra kết luận, chúng ta hãy xem kết quả mô phỏng sau đây.

Từ kết quả mô phỏng trên, có thể thấy rằng dạng sóng của Sơ đồ 1 và Sơ đồ 2 gần như trùng khớp, có nghĩa là, ảnh hưởng do khoảng cách không bằng nhau là nhỏ nhất. Trong khi đó, ảnh hưởng của sự không phù hợp về độ dài dòng đối với thời gian là lớn hơn nhiều. (Sơ đồ 3). Từ phân tích lý thuyết, mặc dù khoảng cách không nhất quán sẽ làm cho trở kháng vi sai thay đổi, vì bản thân sự ghép nối giữa cặp vi sai không đáng kể, phạm vi thay đổi trở kháng cũng rất nhỏ, thường nằm trong khoảng 10%, tức là chỉ tương đương với một lần vượt qua. . Sự phản xạ do lỗ gây ra sẽ không có tác động đáng kể đến việc truyền tín hiệu. Một khi độ dài đường truyền không phù hợp, ngoài việc bù thời gian, các thành phần chế độ chung được đưa vào tín hiệu vi sai, điều này làm giảm chất lượng của tín hiệu và tăng EMI.

Có thể nói, quy tắc quan trọng nhất trong thiết kế dấu vết vi phân PCB là độ dài đường truyền phù hợp, các quy tắc khác có thể được xử lý linh hoạt theo yêu cầu thiết kế và ứng dụng thực tế.

Hiểu lầm 3: Nghĩ rằng dây dẫn vi sai phải rất gần nhau. Giữ các dấu vết vi phân gần nhau không gì khác hơn là tăng cường khả năng ghép nối của chúng, không chỉ có thể cải thiện khả năng miễn nhiễm với tiếng ồn, mà còn tận dụng tối đa cực tính ngược lại của từ trường để bù nhiễu điện từ với thế giới bên ngoài. Mặc dù cách tiếp cận này rất có lợi trong hầu hết các trường hợp, nhưng nó không phải là tuyệt đối. Nếu chúng ta có thể đảm bảo rằng chúng được che chắn hoàn toàn khỏi nhiễu bên ngoài, thì chúng ta không cần sử dụng khớp nối mạnh để đạt được khả năng chống nhiễu. Và mục đích của việc triệt tiêu EMI. Làm thế nào chúng ta có thể đảm bảo cách ly và che chắn tốt các dấu vết vi sai? Tăng khoảng cách với các dấu vết tín hiệu khác là một trong những cách cơ bản nhất. Năng lượng trường điện từ giảm theo bình phương của khoảng cách. Nói chung, khi khoảng cách dòng vượt quá 4 lần chiều rộng dòng, thì sự giao thoa giữa chúng là cực kỳ yếu. Có thể bỏ qua. Ngoài ra, cách ly bởi mặt đất cũng có thể đóng vai trò che chắn tốt. Cấu trúc này thường được sử dụng trong thiết kế PCB gói IC tần số cao (trên 10G). Nó được gọi là cấu trúc CPW, có thể đảm bảo trở kháng vi sai nghiêm ngặt. Điều khiển (2Z0), như trong Hình 1-8-19.

Các dấu vết vi sai cũng có thể chạy trong các lớp tín hiệu khác nhau, nhưng phương pháp này nói chung không được khuyến khích, bởi vì sự khác biệt về trở kháng và vias tạo ra bởi các lớp khác nhau sẽ phá hủy ảnh hưởng của việc truyền phương thức vi sai và tạo ra nhiễu phương thức chung. Ngoài ra, nếu hai lớp lân cận không được kết hợp chặt chẽ với nhau, nó sẽ làm giảm khả năng chống nhiễu của dấu vết vi sai, nhưng nếu bạn có thể duy trì một khoảng cách thích hợp với các vết xung quanh thì nhiễu xuyên âm không phải là vấn đề. Ở tần số chung (dưới GHz), EMI sẽ không phải là vấn đề nghiêm trọng. Các thí nghiệm đã chỉ ra rằng sự suy giảm của năng lượng bức xạ ở khoảng cách 500 mils so với một vết vi sai đã đạt tới 60 dB ở khoảng cách 3 mét, mức này đủ để đáp ứng tiêu chuẩn bức xạ điện từ FCC, vì vậy người thiết kế cũng không phải lo lắng. nhiều về sự không tương thích điện từ do không đủ khớp nối dòng vi sai.

3. Dòng Serpentine

Snake line là một loại phương thức định tuyến thường được sử dụng trong Layout. Mục đích chính của nó là điều chỉnh độ trễ để đáp ứng các yêu cầu thiết kế thời gian của hệ thống. Người thiết kế trước tiên phải có hiểu biết này: đường ngoằn ngoèo sẽ phá hủy chất lượng tín hiệu, thay đổi độ trễ truyền và cố gắng tránh sử dụng nó khi đi dây. Tuy nhiên, trong thiết kế thực tế, để đảm bảo rằng tín hiệu có đủ thời gian giữ, hoặc để giảm thời gian bù giữa các tín hiệu giống nhau, người ta thường cố ý quấn dây.

Vậy, đường cong có tác dụng gì đối với việc truyền tín hiệu? Khi đấu dây cần chú ý điều gì? Hai thông số quan trọng nhất là chiều dài khớp nối song song (Lp) và khoảng cách ghép nối (S), như trong Hình 1-8-21. Rõ ràng, khi tín hiệu được truyền trên vết ngoằn ngoèo, các đoạn đường thẳng song song sẽ được ghép nối theo phương thức vi phân. S càng nhỏ và Lp càng lớn thì mức độ ăn khớp càng lớn. Nó có thể làm cho độ trễ đường truyền bị giảm và chất lượng tín hiệu bị giảm đi rất nhiều do nhiễu xuyên âm. Cơ chế này có thể tham khảo phân tích nhiễu xuyên âm chế độ chung và chế độ vi sai trong Chương 3.

Sau đây là một số gợi ý cho các kỹ sư Bố trí khi xử lý các đường ngoằn ngoèo:

1. Cố gắng tăng khoảng cách (S) của các đoạn thẳng song song, ít nhất phải lớn hơn 3H, H là khoảng cách từ dấu vết tín hiệu đến mặt phẳng tham chiếu. Theo thuật ngữ của giáo dân, đó là đi vòng một khúc quanh lớn. Miễn là S đủ lớn, có thể tránh hoàn toàn hiệu ứng ghép đôi lẫn nhau. 2. Giảm chiều dài khớp nối Lp. Khi độ trễ Lp kép đến gần hoặc vượt quá thời gian tăng tín hiệu, nhiễu xuyên âm được tạo ra sẽ đạt đến độ bão hòa. 3. Độ trễ truyền tín hiệu do đường ngoằn ngoèo của Dải dải hoặc Vi dải nhúng nhỏ hơn so với dải Vi. Về lý thuyết, đường dải sẽ không ảnh hưởng đến tốc độ truyền do nhiễu xuyên âm chế độ vi sai. 4. Đối với các đường tín hiệu tốc độ cao và những đường có yêu cầu nghiêm ngặt về thời gian, cố gắng không sử dụng đường ngoằn ngoèo, đặc biệt là ở những khu vực nhỏ. 5. Bạn thường có thể sử dụng dấu vết ngoằn ngoèo ở bất kỳ góc độ nào, chẳng hạn như cấu trúc C trong Hình 1-8-20, có thể làm giảm sự ghép nối lẫn nhau một cách hiệu quả. 6. Trong thiết kế PCB tốc độ cao, dòng serpentine không có cái gọi là khả năng lọc hoặc chống nhiễu, và chỉ có thể làm giảm chất lượng tín hiệu, vì vậy nó chỉ được sử dụng để khớp thời gian và không có mục đích nào khác. 7. Đôi khi bạn có thể xem xét định tuyến xoắn ốc để quanh co. Mô phỏng cho thấy tác dụng của nó tốt hơn định tuyến ngoằn ngoèo bình thường.