Une. Le concept de base des vias

Via est l’un des composants importants de PCB multicouche, et le coût du perçage représente généralement 30 à 40 % du coût de fabrication des PCB. En termes simples, chaque trou sur le PCB peut être appelé via.

Du point de vue fonctionnel, les vias peuvent être divisés en deux catégories : l’une est utilisée pour les connexions électriques entre couches ; l’autre sert à la fixation ou au positionnement de dispositifs.

En termes de procédé, ces vias sont généralement divisés en trois catégories, à savoir les vias borgnes, les vias enterrés et les vias traversants. Des trous borgnes sont situés sur les surfaces supérieure et inférieure de la carte de circuit imprimé et ont une certaine profondeur. Ils sont utilisés pour relier la ligne de surface et la ligne intérieure sous-jacente. La profondeur du trou ne dépasse généralement pas un certain rapport (ouverture). Le trou enterré fait référence au trou de connexion situé dans la couche interne de la carte de circuit imprimé, qui ne s’étend pas jusqu’à la surface de la carte de circuit imprimé. Les deux types de trous mentionnés ci-dessus sont situés dans la couche interne de la carte de circuit imprimé et sont complétés par un processus de formation de trous traversants avant la stratification, et plusieurs couches internes peuvent se chevaucher pendant la formation du via. Le troisième type est appelé trou traversant, qui pénètre dans toute la carte de circuit imprimé et peut être utilisé pour une interconnexion interne ou comme trou de positionnement de montage de composant. Parce que le trou traversant est plus facile à mettre en œuvre dans le processus et le coût est inférieur, la plupart des cartes de circuits imprimés l’utilisent à la place des deux autres types de trous traversants. Les trous traversants suivants, sauf indication contraire, sont considérés comme des trous traversants.

Du point de vue de la conception, un via est principalement composé de deux parties, l’une est le trou de forage au milieu, et l’autre est la zone de patin autour du trou de forage. La taille de ces deux parties détermine la taille du via. De toute évidence, dans la conception de circuits imprimés à haute vitesse et haute densité, les concepteurs espèrent toujours que plus le trou d’interconnexion est petit, mieux c’est, de sorte que plus d’espace de câblage peut être laissé sur la carte. De plus, plus le trou d’interconnexion est petit, plus la capacité parasite est propre. Plus il est petit, plus il est adapté aux circuits à grande vitesse. Cependant, la réduction de la taille des trous entraîne également une augmentation du coût, et la taille du via ne peut pas être réduite indéfiniment. Elle est limitée par les technologies de traitement telles que le perçage et le placage : plus le trou est petit, plus le foret est long. Plus le trou est long, plus il est facile de s’écarter de la position centrale ; et lorsque la profondeur du trou dépasse 6 fois le diamètre du trou percé, il ne peut être garanti que la paroi du trou puisse être uniformément plaquée de cuivre. Par exemple, l’épaisseur (profondeur du trou traversant) d’une carte PCB normale à 6 couches est d’environ 50 mil, de sorte que le diamètre de perçage minimum que les fabricants de PCB peuvent fournir ne peut atteindre que 8 mil.

Deuxièmement, la capacité parasite du via

Le via lui-même a une capacité parasite à la terre. Si l’on sait que le diamètre du trou d’isolement sur la couche de masse du via est D2, le diamètre du plot de via est D1, l’épaisseur de la carte PCB est T et la constante diélectrique du substrat de la carte est , la taille de la capacité parasite du via est d’environ : C=1.41εTD1/(D2-D1) La capacité parasite du via va amener le circuit à prolonger le temps de montée du signal et à réduire la vitesse du circuit. Par exemple, pour un PCB avec une épaisseur de 50Mil, si un via avec un diamètre intérieur de 10Mil et un diamètre de pastille de 20Mil est utilisé, et la distance entre le pad et la zone de cuivre au sol est de 32Mil, alors nous pouvons approximer le via en utilisant la formule ci-dessus La capacité parasite est approximativement : C=1.41×4.4×0.050×0.020/(0.032-0.020)=0.517pF, le changement de temps de montée causé par cette partie de la capacité est : T10-90=2.2C(Z0 /2)=2.2×0.517x(55/2)=31.28ps. On peut voir à partir de ces valeurs que bien que l’effet du retard de montée causé par la capacité parasite d’un seul via ne soit pas évident, si le via est utilisé plusieurs fois dans la trace pour basculer entre les couches, le concepteur doit toujours considérer avec attention.

Troisièmement, l’inductance parasite du via

De même, il existe des inductances parasites ainsi que la capacité parasite des vias. Dans la conception des circuits numériques à grande vitesse, les dommages causés par l’inductance parasite des vias sont souvent supérieurs à l’impact de la capacité parasite. Son inductance série parasite affaiblira la contribution du condensateur de dérivation et affaiblira l’effet de filtrage de l’ensemble du système d’alimentation. On peut simplement calculer l’inductance parasite approximative d’un via avec la formule suivante : L=5.08h[ln(4h/d)+1] où L fait référence à l’inductance du via, h est la longueur du via, et d est le centre Le diamètre du trou. On peut voir à partir de la formule que le diamètre du via a une faible influence sur l’inductance et que la longueur du via a la plus grande influence sur l’inductance. Toujours en utilisant l’exemple ci-dessus, l’inductance du via peut être calculée comme : L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. Si le temps de montée du signal est de 1ns, alors son impédance équivalente est : XL=πL/T10-90=3.19Ω. Une telle impédance ne peut plus être ignorée lors du passage de courants haute fréquence. Une attention particulière doit être portée au fait que le condensateur de dérivation doit traverser deux vias lors de la connexion du plan d’alimentation et du plan de masse, de sorte que l’inductance parasite des vias augmente de manière exponentielle.

Quatrièmement, via la conception en PCB haute vitesse

Grâce à l’analyse ci-dessus des caractéristiques parasites des vias, nous pouvons voir que dans la conception de circuits imprimés à grande vitesse, des vias apparemment simples ont souvent de grands effets négatifs sur la conception de circuits. Afin de réduire les effets indésirables causés par les effets parasites des vias, les éléments suivants peuvent être effectués dans la conception :

1. Du point de vue du coût et de la qualité du signal, sélectionnez un via de taille raisonnable. Par exemple, pour la conception PCB du module mémoire 6-10 couches, il est préférable d’utiliser des vias 10/20Mil (percés/patins). Pour certaines cartes de petite taille à haute densité, vous pouvez également essayer d’utiliser 8/18Mil. trou. Dans les conditions techniques actuelles, il est difficile d’utiliser des vias plus petits. Pour les vias d’alimentation ou de masse, vous pouvez envisager d’utiliser une taille plus grande pour réduire l’impédance.

2. Les deux formules évoquées ci-dessus permettent de conclure que l’utilisation d’un PCB plus fin est propice à la réduction des deux paramètres parasites du via.

3. Essayez de ne pas changer les couches des traces de signal sur la carte PCB, c’est-à-dire essayez de ne pas utiliser de vias inutiles.

4. Les broches d’alimentation et de terre doivent être percées à proximité et le fil entre le via et la broche doit être aussi court que possible, car ils augmenteront l’inductance. Dans le même temps, les fils d’alimentation et de terre doivent être aussi épais que possible pour réduire l’impédance.

5. Placez des vias mis à la terre près des vias de la couche de signal pour fournir la boucle la plus proche pour le signal. Il est même possible de placer un grand nombre de vias de masse redondants sur la carte PCB. Bien sûr, la conception doit être flexible. Le modèle de via discuté précédemment est le cas où il y a des pastilles sur chaque couche. Parfois, on peut réduire voire supprimer les coussinets de certaines couches. Surtout lorsque la densité de vias est très élevée, cela peut conduire à la formation d’un sillon de rupture qui sépare la boucle dans la couche de cuivre. Pour résoudre ce problème, en plus de déplacer la position du via, on peut également envisager de placer le via sur la couche de cuivre. La taille du tampon est réduite.