אחד. הרעיון הבסיסי של ויאס

ויה הוא אחד המרכיבים החשובים של PCB רב שכבתי, ועלות הקידוח מהווה בדרך כלל 30% עד 40% מעלות ייצור PCB. במילים פשוטות, כל חור ב-PCB יכול להיקרא ויה.

מנקודת מבט של תפקוד, ניתן לחלק את ה-vias לשתי קטגוריות: האחת משמשת לחיבורים חשמליים בין שכבות; השני משמש לקיבוע או מיקום התקני.

במונחים של תהליך, דרך אלה מחולקים בדרך כלל לשלוש קטגוריות, כלומר vias עיוורים, vias קבורים ודרך vias. חורים עיוורים ממוקמים על המשטח העליון והתחתון של המעגל המודפס ויש להם עומק מסוים. הם משמשים לחיבור קו השטח והקו הפנימי הבסיסי. עומק החור בדרך כלל אינו עולה על יחס מסוים (צמצם). חור קבור מתייחס לחור החיבור הממוקם בשכבה הפנימית של המעגל המודפס, שאינו משתרע אל פני השטח של המעגל. שני סוגי החורים שהוזכרו לעיל ממוקמים בשכבה הפנימית של המעגל, ומושלמים על ידי תהליך יצירת חורים דרך לפני הלמינציה, ומספר שכבות פנימיות עשויות להיות חופפות במהלך היווצרות המעבר. הסוג השלישי נקרא חור דרך, החודר לכל לוח המעגלים וניתן להשתמש בו לחיבור פנימי או כחור מיקום להרכבה. מכיוון שקל יותר ליישם את החור העובר בתהליך והעלות נמוכה יותר, רוב המעגלים המודפסים משתמשים בו במקום בשני הסוגים האחרים של חורי דרך. חורי המעבר הבאים, אלא אם צוין אחרת, נחשבים כחורי דרך.

מנקודת מבט עיצובית, דרך מורכבת בעיקר משני חלקים, האחד הוא חור הקידוח באמצע, והשני הוא אזור הרפידה סביב חור הקידוח. הגודל של שני חלקים אלה קובע את גודל ה-via. ברור, בתכנון PCB במהירות גבוהה וצפיפות גבוהה, מעצבים תמיד מקווים שככל שחור המעבר קטן יותר, כך ייטב, כך שניתן יהיה להשאיר יותר שטח חיווט על הלוח. בנוסף, ככל שחור המעבר קטן יותר, הקיבול הטפילי משלו. ככל שהוא קטן יותר, כך הוא מתאים יותר למעגלים מהירים. עם זאת, הקטנת גודל החור מביאה גם לעלייה בעלות, ולא ניתן להקטין את גודל המעבר ללא הגבלת זמן. הוא מוגבל על ידי טכנולוגיות תהליך כגון קידוח וציפוי: ככל שהחור קטן יותר, המקדחה ככל שהחור לוקח יותר זמן, כך קל יותר לסטות מהמיקום המרכזי; וכאשר עומק החור עולה על פי 6 מקוטר החור הנקדח, לא ניתן להבטיח שניתן יהיה לציפוי אחיד של קיר החור בנחושת. לדוגמה, העובי (דרך עומק החור) של לוח PCB רגיל בן 6 שכבות הוא כ-50Mil, כך שקוטר הקידוח המינימלי שיצרני PCB יכולים לספק יכול להגיע רק ל-8Mil.

שנית, הקיבול הטפילי של ה-via

לדרך עצמה יש קיבול טפילי לאדמה. אם ידוע שקוטר חור הבידוד בשכבת הקרקע של ה-via הוא D2, קוטר משטח ה-via הוא D1, עובי לוח ה-PCB הוא T, והקבוע הדיאלקטרי של מצע הלוח הוא ε, גודל הקיבול הטפילי של ה-via הוא בקירוב: C=1.41εTD1/(D2-D1) הקיבול הטפילי של ה-via יגרום למעגל להאריך את זמן העלייה של האות ולהפחית את מהירות המעגל. לדוגמה, עבור PCB בעובי של 50Mil, אם נעשה שימוש ב-via בקוטר פנימי של 10Mil ובקוטר רפיד של 20Mil, והמרחק בין הרפידה לאזור הנחושת הקרקע הוא 32Mil, אז נוכל להעריך את ה-via. באמצעות הנוסחה לעיל הקיבול הטפילי הוא בערך: C=1.41×4.4×0.050×0.020/(0.032-0.020)=0.517pF, השינוי בזמן העלייה הנגרם על ידי חלק זה של הקיבול הוא: T10-90=2.2C(Z0) /2)=2.2 x0.517x(55/2)=31.28ps. ניתן לראות מערכים אלו שלמרות שההשפעה של עיכוב העלייה הנגרם מהקיבול הטפילי של דרך בודדת אינה ברורה, אם נעשה שימוש ב-via מספר פעמים במעקב כדי לעבור בין שכבות, המעצב עדיין צריך לשקול בקפידה.

שלישית, השראות הטפילית של ה-via

באופן דומה, יש השראות טפיליות יחד עם הקיבול הטפילי של ה-vias. בתכנון של מעגלים דיגיטליים במהירות גבוהה, הנזק הנגרם מההשראות הטפילית של ה-vias הוא לרוב גדול מההשפעה של הקיבול הטפילי. השראות הסדרה הטפילית שלו תחליש את תרומת הקבל המעקף ותחליש את אפקט הסינון של מערכת החשמל כולה. אנו יכולים פשוט לחשב את השראות הטפילית המשוערת של דרך עם הנוסחה הבאה: L=5.08h[ln(4h/d)+1] כאשר L מתייחס לשראות ה-via, h הוא אורך ה-via, ו-d הוא המרכז קוטר החור. ניתן לראות מהנוסחה שלקוטר ה-via יש השפעה קטנה על השראות, ולאורך ה-via יש את ההשפעה הגדולה ביותר על ה-Inductance. עדיין באמצעות הדוגמה לעיל, ניתן לחשב את השראות של ה-via כך: L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. אם זמן העלייה של האות הוא 1ns, אז העכבה המקבילה שלו היא: XL=πL/T10-90=3.19Ω. אי אפשר להתעלם עוד מעכבה כזו כאשר עוברים זרמים בתדר גבוה. יש להקדיש תשומת לב מיוחדת לעובדה שקבל המעקף צריך לעבור דרך שני דרך בעת חיבור מישור הכוח למישור ההארקה, כך שההשראות הטפילית של המעברים תגדל באופן אקספוננציאלי.

רביעית, באמצעות עיצוב ב-PCB מהיר

דרך הניתוח שלעיל של המאפיינים הטפילים של חיבורים, אנו יכולים לראות שבתכנון PCB מהיר, חיבורים פשוטים לכאורה מביאים לעתים קרובות השפעות שליליות גדולות לתכנון המעגלים. על מנת להפחית את ההשפעות השליליות הנגרמות מההשפעות הטפיליות של הצינורות, ניתן לעשות את הפעולות הבאות בתכנון:

1. מנקודת המבט של עלות ואיכות האות, בחר גודל סביר באמצעות. לדוגמה, עבור עיצוב ה-PCB של מודול זיכרון 6-10 שכבות, עדיף להשתמש ב-10/20Mil (קדוח/פד). עבור כמה לוחות בגודל קטן בצפיפות גבוהה, אתה יכול גם לנסות להשתמש ב-8/18Mil. חור. בתנאים הטכניים הנוכחיים, קשה להשתמש ב-vias קטנים יותר. עבור חיבורי חשמל או הארקה, אתה יכול לשקול שימוש בגודל גדול יותר כדי להפחית את העכבה.

2. ניתן להסיק משתי הנוסחאות שנדונו לעיל שהשימוש ב-PCB דק יותר תורם להפחתת שני הפרמטרים הטפילים של ה-via.

3. השתדלו לא לשנות את השכבות של עקבות האותות בלוח ה-PCB, כלומר השתדלו לא להשתמש בוויאים מיותרים.

4. יש לקדוח את פיני הכוח והארקה בקרבת מקום, וההובלה בין ה-via לפין צריכה להיות קצרה ככל האפשר, כי הם יגדילו את השראות. יחד עם זאת, מובילי המתח והארקה צריכים להיות עבים ככל האפשר כדי להפחית את העכבה.

5. מקם כמה חיבורים מוארקים ליד ה-vias של שכבת האות כדי לספק את הלולאה הקרובה ביותר לאות. זה אפילו אפשרי למקם מספר רב של חיבורי הארקה מיותרים על לוח ה-PCB. כמובן, העיצוב צריך להיות גמיש. מודל ה-via שנדון קודם לכן הוא המקרה שבו יש רפידות על כל שכבה. לפעמים, אנחנו יכולים להפחית או אפילו להסיר את הרפידות של כמה שכבות. במיוחד כאשר צפיפות הוויאס גבוהה מאוד, הדבר עלול להוביל להיווצרות חריץ שבירה המפריד בין הלולאה בשכבת הנחושת. כדי לפתור בעיה זו, בנוסף להזזת מיקום ה-via, נוכל לשקול גם הנחת ה-via על שכבת הנחושת. גודל הרפידה מצטמצם.