XNUMX. O conceito básico de vias

Via é um dos componentes importantes de PCB multicamadas, e o custo de perfuração geralmente é responsável por 30% a 40% do custo de fabricação de PCB. Simplificando, cada orifício no PCB pode ser chamado de via.

Do ponto de vista funcional, as vias podem ser divididas em duas categorias: uma é usada para conexões elétricas entre camadas; o outro é usado para fixar ou posicionar dispositivos.

Em termos de processo, estas vias são geralmente divididas em três categorias, nomeadamente vias cegas, vias enterradas e vias de passagem. Os orifícios cegos estão localizados nas superfícies superior e inferior da placa de circuito impresso e têm uma certa profundidade. Eles são usados ​​para conectar a linha da superfície e a linha interna subjacente. A profundidade do furo geralmente não excede uma certa proporção (abertura). O orifício enterrado refere-se ao orifício de conexão localizado na camada interna da placa de circuito impresso, que não se estende até a superfície da placa de circuito. Os dois tipos de orifícios mencionados acima estão localizados na camada interna da placa de circuito e são completados por um processo de formação de orifícios antes da laminação, e várias camadas internas podem ser sobrepostas durante a formação da via. O terceiro tipo é chamado de orifício de passagem, que penetra em toda a placa de circuito e pode ser usado para interconexão interna ou como orifício de posicionamento de montagem de componentes. Como o orifício de passagem é mais fácil de implementar no processo e o custo é menor, a maioria das placas de circuito impresso o utiliza em vez dos outros dois tipos de orifícios de passagem. Os seguintes furos de passagem, salvo indicação em contrário, são considerados furos de passagem.

Do ponto de vista do projeto, uma via é composta principalmente por duas partes, uma é o orifício de perfuração no meio e a outra é a área de base ao redor do orifício de perfuração. O tamanho dessas duas partes determina o tamanho da via. Obviamente, em design de PCB de alta velocidade e alta densidade, os projetistas sempre esperam que quanto menor for o orifício de passagem, melhor, para que mais espaço para fiação possa ser deixado na placa. Além disso, quanto menor o orifício de passagem, a capacitância parasita própria. Quanto menor for, mais adequado é para circuitos de alta velocidade. No entanto, a redução do tamanho do furo também acarreta um aumento no custo, e o tamanho da via não pode ser reduzido indefinidamente. É restrito por tecnologias de processo, como perfuração e galvanização: quanto menor o furo, a broca Quanto mais tempo o furo leva, mais fácil é desviar da posição central; e quando a profundidade do furo excede 6 vezes o diâmetro do furo perfurado, não pode ser garantido que a parede do furo possa ser uniformemente revestida com cobre. Por exemplo, a espessura (através da profundidade do furo) de uma placa de PCB de 6 camadas normal é de cerca de 50Mil, de modo que o diâmetro mínimo de perfuração que os fabricantes de PCB podem fornecer pode atingir apenas 8Mil.

Em segundo lugar, a capacitância parasita da via

A própria via tem uma capacitância parasita para aterrar. Se for conhecido que o diâmetro do orifício de isolamento na camada de solo da via é D2, o diâmetro da almofada da via é D1, a espessura da placa PCB é T e a constante dielétrica do substrato da placa é ε, o tamanho da capacitância parasita da via é aproximadamente: C = 1.41εTD1 / (D2-D1) A capacitância parasita da via fará com que o circuito prolongue o tempo de subida do sinal e reduza a velocidade do circuito. Por exemplo, para um PCB com uma espessura de 50Mil, se uma via com um diâmetro interno de 10Mil e um diâmetro de almofada de 20Mil for usada, e a distância entre a almofada e a área de cobre do solo for 32Mil, então podemos aproximar a via usando a fórmula acima A capacitância parasita é aproximadamente: C = 1.41 × 4.4 × 0.050 × 0.020 / (0.032-0.020) = 0.517pF, a mudança de tempo de subida causada por esta parte da capacitância é: T10-90 = 2.2C (Z0 /2)=2.2 x0.517x (55/2) = 31.28ps. Pode ser visto a partir desses valores que embora o efeito do atraso de aumento causado pela capacitância parasita de uma única via não seja óbvio, se a via for usada várias vezes no traço para alternar entre as camadas, o projetista ainda deve considerar cuidadosamente.

Terceiro, a indutância parasitária da via

Da mesma forma, existem indutâncias parasitas juntamente com a capacitância parasitária das vias. No projeto de circuitos digitais de alta velocidade, o dano causado pela indutância parasita das vias é frequentemente maior do que o impacto da capacitância parasita. Sua indutância em série parasita enfraquecerá a contribuição do capacitor de bypass e enfraquecerá o efeito de filtragem de todo o sistema de potência. Podemos simplesmente calcular a indutância parasita aproximada de uma via com a seguinte fórmula: L = 5.08h [ln (4h / d) +1] onde L se refere à indutância da via, h é o comprimento da via e d é o centro O diâmetro do furo. Pode-se observar pela fórmula que o diâmetro da via tem pouca influência na indutância, e o comprimento da via tem maior influência na indutância. Ainda usando o exemplo acima, a indutância da via pode ser calculada como: L = 5.08 × 0.050 [ln (4 × 0.050 / 0.010) +1] = 1.015nH. Se o tempo de subida do sinal é 1ns, então sua impedância equivalente é: XL = πL / T10-90 = 3.19Ω. Essa impedância não pode mais ser ignorada quando as correntes de alta frequência passam. Atenção especial deve ser dada ao fato de que o capacitor de bypass precisa passar por duas vias ao conectar o plano de potência e o plano de aterramento, de modo que a indutância parasita das vias aumente exponencialmente.

Quarto, via design em PCB de alta velocidade

Através da análise acima das características parasitas das vias, podemos ver que no projeto de PCB de alta velocidade, vias aparentemente simples geralmente trazem grandes efeitos negativos ao projeto de circuito. A fim de reduzir os efeitos adversos causados ​​pelos efeitos parasitários das vias, o seguinte pode ser feito no projeto:

1. Do ponto de vista do custo e da qualidade do sinal, selecione um tamanho razoável via. Por exemplo, para o projeto de PCB do módulo de memória de 6-10 camadas, é melhor usar vias 10/20Mil (perfuradas / pad). Para algumas placas de tamanho pequeno de alta densidade, você também pode tentar usar 8 / 18Mil. buraco. Nas condições técnicas atuais, é difícil usar vias menores. Para vias de alimentação ou aterramento, você pode considerar o uso de um tamanho maior para reduzir a impedância.

2. As duas fórmulas discutidas acima podem ser concluídas que o uso de um PCB mais fino é propício para reduzir os dois parâmetros parasitários da via.

3. Tente não alterar as camadas dos traços de sinal na placa PCB, ou seja, tente não usar vias desnecessárias.

4. Os pinos de alimentação e de aterramento devem ser perfurados próximos, e o cabo entre a via e o pino deve ser o mais curto possível, pois eles aumentam a indutância. Ao mesmo tempo, os cabos de alimentação e aterramento devem ser os mais grossos possíveis para reduzir a impedância.

5. Coloque algumas vias aterradas próximas às vias da camada de sinal para fornecer o loop mais próximo para o sinal. É ainda possível colocar um grande número de vias de aterramento redundantes na placa PCB. Claro, o design precisa ser flexível. O modelo de via discutido anteriormente é o caso em que existem almofadas em cada camada. Às vezes, podemos reduzir ou mesmo remover as almofadas de algumas camadas. Especialmente quando a densidade das vias é muito alta, pode levar à formação de uma ranhura de quebra que separa o laço na camada de cobre. Para resolver este problema, além de mover a posição da via, também podemos considerar colocar a via na camada de cobre. O tamanho da almofada é reduzido.