siji. Konsep dhasar saka vias

Via minangka salah sawijining komponen penting saka PCB multilayer, lan biaya pengeboran biasane udakara 30% nganti 40% saka biaya manufaktur PCB. Cukup, saben bolongan ing PCB bisa diarani liwat.

Saka sudut pandang fungsi, vias bisa dipérang dadi rong kategori: siji digunakake kanggo sambungan listrik antarane lapisan; liyane digunakake kanggo mbenakake utawa piranti posisi.

Ing babagan proses, vias kasebut umume dipérang dadi telung kategori, yaiku vias buta, vias dikubur lan liwat vias. Bolongan wuta dumunung ing permukaan ndhuwur lan ngisor papan sirkuit sing dicithak lan nduweni ambane tartamtu. Iki digunakake kanggo nyambungake garis permukaan lan garis njero sing ndasari. Ambane bolongan biasane ora ngluwihi rasio tartamtu (aperture). Bolongan sing dikubur nuduhake bolongan sambungan sing ana ing lapisan njero papan sirkuit sing dicithak, sing ora ngluwihi permukaan papan sirkuit. Ing ndhuwur-kasebut loro jinis bolongan dumunung ing lapisan utama saka Papan sirkuit, lan rampung dening liwat-bolongan proses mbentuk sadurunge lamination, lan sawetara lapisan utama bisa tumpang tindih sak tatanan liwat. Jinis katelu diarani bolongan liwat, sing nembus kabeh papan sirkuit lan bisa digunakake kanggo interkoneksi internal utawa minangka bolongan pemasangan komponen. Amarga bolongan liwat luwih gampang kanggo ngleksanakake ing proses lan biaya luwih murah, paling papan sirkuit dicithak nggunakake tinimbang rong jinis liwat bolongan liyane. Ing ngisor iki liwat bolongan, kajaba digunakake kasebut, dianggep minangka liwat bolongan.

Saka sudut pandang desain, via utamane dumadi saka rong bagean, siji yaiku bolongan pengeboran ing tengah, lan liyane yaiku area pad ing sekitar bolongan pengeboran. Ukuran rong bagean iki nemtokake ukuran liwat. Temenan, ing dhuwur-kacepetan, dhuwur-Kapadhetan desain PCB, perancang tansah ngarep-arep sing cilik liwat bolongan punika, luwih apik, supaya luwih wiring papan bisa ngiwa ing Papan. Kajaba iku, luwih cilik liwat bolongan, kapasitansi parasit dhewe. Sing luwih cilik, luwih cocok kanggo sirkuit kacepetan dhuwur. Nanging, abang saka ukuran bolongan uga ndadekke babagan Tambah ing biaya, lan ukuran liwat ora bisa suda moho. Iki diwatesi dening teknologi proses kayata pengeboran lan plating: bolongan sing luwih cilik, pengeboran Sing luwih dawa bolongan kasebut, luwih gampang nyimpang saka posisi tengah; lan nalika ambane bolongan ngluwihi 6 kaping diameteripun saka bolongan dilatih, iku ora bisa dijamin sing tembok bolongan bisa seragam dilapisi karo tembaga. Contone, kekandelan (liwat ambane bolongan) saka Papan PCB 6-lapisan normal kira 50Mil, supaya diameteripun pengeboran minimal sing manufaktur PCB bisa nyedhiyani mung bisa tekan 8Mil.

Kapindho, kapasitansi parasit saka liwat

Via dhewe nduweni kapasitansi parasit kanggo lemah. Yen dikenal diameteripun bolongan isolasi ing lapisan lemah liwat iku D2, diameteripun saka liwat pad punika D1, kekandelan saka Papan PCB punika T, lan pancet dielektrik saka landasan Papan punika ε, ukuran kapasitansi parasit saka liwat kira-kira: C = 1.41εTD1 / (D2-D1) Kapasitansi parasit saka liwat bakal nimbulaké sirkuit kanggo ndawakake wektu munggah saka sinyal lan nyuda kacepetan sirkuit. Contone, kanggo PCB karo kekandelan saka 50Mil, yen liwat karo diameteripun utama saka 10Mil lan diameteripun pad saka 20Mil digunakake, lan jarak antarane pad lan area tembaga lemah 32Mil, banjur kita bisa kira-kira liwat. nggunakake rumus ndhuwur Kapasitansi parasit kira-kira: C = 1.41 × 4.4 × 0.050 × 0.020 / (0.032-0.020) = 0.517pF, owah-owahan wektu munggah disebabake bagean kapasitansi iki: T10-90 = 2.2C (Z0). /2)=2.2 x0.517x(55/2)=31.28ps. Bisa dideleng saka nilai kasebut, sanajan efek penundaan munggah sing disebabake dening kapasitansi parasit saka siji liwat ora ketok, yen liwat digunakake kaping pirang-pirang ing jejak kanggo ngalih ing antarane lapisan, desainer isih kudu nimbang. kanthi ati-ati.

Katelu, induktansi parasit saka liwat

Kajaba iku, ana induktansi parasit bebarengan karo kapasitansi parasit saka vias. Ing desain sirkuit digital kanthi kacepetan dhuwur, cilaka sing disebabake dening induktansi parasit saka vias asring luwih gedhe tinimbang impact kapasitansi parasit. Inductance seri parasit bakal weaken kontribusi saka kapasitor bypass lan weaken efek nyaring kabeh sistem daya. Kita mung bisa ngetung kira-kira induktansi parasit saka via kanthi rumus ing ngisor iki: L=5.08h[ln(4h/d)+1] ngendi L nuduhake induktansi liwat, h iku dawa liwat, lan d. punika tengah Dhiameter bolongan. Bisa dideleng saka rumus yen diametere via nduweni pengaruh cilik marang induktansi, lan dawane via nduweni pengaruh paling gedhe marang induktansi. Isih nggunakake conto ing ndhuwur, induktansi liwat bisa diitung minangka: L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. Yen wektu munggah sinyal 1ns, impedansi sing padha karo: XL=πL/T10-90=3.19Ω. Impedansi kasebut ora bisa diabaikan maneh nalika arus frekuensi dhuwur liwati. Perhatian khusus kudu dibayar kanggo kasunyatan manawa kapasitor bypass kudu ngliwati rong vias nalika nyambungake bidang daya lan bidang lemah, supaya induktansi parasit saka vias bakal nambah sacara eksponensial.

Papat, liwat desain ing PCB-kacepetan dhuwur

Liwat analisis ndhuwur karakteristik parasit saka vias, kita bisa ndeleng manawa ing desain PCB-kacepetan dhuwur, vias ketoke prasaja asring nggawa efek negatif gedhe kanggo desain sirkuit. Kanggo nyuda efek ala sing disebabake dening efek parasit saka vias, ing ngisor iki bisa ditindakake ing desain:

1. Saka perspektif biaya lan kualitas sinyal, pilih ukuran cukup liwat. Contone, kanggo 6-10 lapisan memori modul desain PCB, iku luwih apik kanggo nggunakake 10/20Mil (dilatih / pad) vias. Kanggo sawetara papan ukuran cilik kanthi kapadhetan dhuwur, sampeyan uga bisa nyoba nggunakake 8/18Mil. bolongan. Ing kahanan teknis saiki, angel nggunakake vias sing luwih cilik. Kanggo daya utawa lemah vias, sampeyan bisa nimbang nggunakake ukuran luwih gedhe kanggo ngurangi impedansi.

2. Rumus loro rembugan ndhuwur bisa rampung sing nggunakake PCB tipis kondusif kanggo ngurangi loro paramèter parasit saka liwat.

3. Coba ora kanggo ngganti lapisan saka ngambah sinyal ing Papan PCB, sing ngomong, nyoba ora nggunakake vias rasah.

4. Daya lan lemah lencana kudu dilatih cedhak, lan timbal antarane liwat lan pin kudu cendhak sabisa, amarga padha bakal nambah induktansi. Ing wektu sing padha, daya lan timbal lemah kudu dadi kandel kanggo nyuda impedansi.

5. Selehake sawetara vias grounded cedhak vias saka lapisan sinyal kanggo nyedhiyani daur ulang paling cedhak kanggo sinyal. Sampeyan malah bisa kanggo nyeleh nomer akeh vias lemah keluwih ing Papan PCB. Mesthine, desain kudu fleksibel. Model liwat sing dibahas sadurunge yaiku kasus sing ana bantalan ing saben lapisan. Kadhangkala, kita bisa nyuda utawa malah mbusak bantalan sawetara lapisan. Utamané nalika Kapadhetan saka vias dhuwur banget, bisa mimpin kanggo tatanan saka break alur sing misahake daur ulang ing lapisan tembaga. Kanggo ngatasi masalah iki, saliyane kanggo mindhah posisi liwat, kita uga bisa nimbang manggonke liwat ing lapisan tembaga. Ukuran pad dikurangi.