Hiji. Konsep dasar vias

Via mangrupa salah sahiji komponén penting tina PCB multilayer, sarta biaya pangeboran biasana akun pikeun 30% nepi ka 40% tina biaya manufaktur PCB. Kantun nempatkeun, unggal liang dina PCB bisa disebut via.

Tina sudut pandang fungsi, vias tiasa dibagi jadi dua kategori: hiji dianggo pikeun sambungan listrik antara lapisan; nu séjén dipaké pikeun ngalereskeun atanapi posisi alat.

Tina segi prosés, vias ieu umumna dibagi kana tilu kategori, nyaéta vias buta, vias dikubur sarta vias liwat. liang buta lokasina dina surfaces luhur jeung handap tina circuit board dicitak sarta boga jero tangtu. Éta téh dipaké pikeun nyambungkeun garis permukaan jeung garis jero kaayaan. Jero liang biasana henteu ngaleuwihan rasio anu tangtu (aperture). Dikubur liang nujul kana liang sambungan lokasina di lapisan jero tina circuit board dicitak, nu teu manjangkeun kana beungeut circuit board. Di luhur-disebutkeun dua jenis liang anu lokasina di lapisan jero tina circuit board, sarta réngsé ku prosés ngabentuk ngaliwatan-liang saméméh lamination, sarta sababaraha lapisan jero bisa jadi tumpang tindih salila formasi via. Jinis katilu disebut liang ngaliwatan, nu penetrates sakabéh circuit board sarta bisa dipaké pikeun interkonéksi internal atawa salaku komponén ningkatna liang positioning. Kusabab liang ngaliwatan leuwih gampang pikeun nerapkeun dina prosés jeung ongkosna leuwih handap, lolobana papan circuit dicitak make eta tinimbang dua jenis séjén tina liang via. handap via liang , iwal mun disebutkeun dieusian, dianggap salaku via liang .

Ti sudut pandang desain, via utamana diwangun ku dua bagian, hiji liang bor di tengah, sarta séjén nyaéta wewengkon Pad sabudeureun liang bor. Ukuran dua bagian ieu nangtukeun ukuran via. Jelas, dina-speed tinggi, desain PCB-dénsitas luhur, désainer salawasna miharep yén leutik liang via, nu hadé, ku kituna leuwih spasi wiring bisa ditinggalkeun dina dewan. Sajaba ti éta, leuwih leutik liang via, kapasitansi parasit sorangan. Nu leuwih leutik éta, nu leuwih cocog pikeun sirkuit-speed tinggi. Sanajan kitu, ngurangan tina ukuran liang ogé brings ngeunaan kanaékan biaya, sarta ukuran via teu bisa ngurangan salamina. Ieu diwatesan ku téhnologi prosés kayaning pangeboran na plating: nu leutik liang, bor The panjang liang nyokot, nu gampang pikeun nyimpang tina posisi puseur; sarta lamun jero liang ngaleuwihan 6 kali diaméter liang dibor, teu bisa dijamin yén témbok liang bisa seragam plated kalawan tambaga. Contona, ketebalan (ngaliwatan jero liang) papan PCB 6-lapisan normal nyaeta ngeunaan 50Mil, jadi diaméter pangeboran minimum nu pabrik PCB bisa nyadiakeun ngan bisa ngahontal 8Mil.

Kadua, kapasitansi parasit tina via

The via sorangan boga kapasitansi parasit ka taneuh. Lamun dipikanyaho yén diaméter liang isolasi dina lapisan taneuh via nyaeta D2, diaméter via Pad nyaeta D1, ketebalan tina papan PCB nyaeta T, sarta konstanta diéléktrik tina substrat dewan nyaeta ε, ukuran kapasitansi parasit via kira-kira: C=1.41εTD1/(D2-D1) Kapasitansi parasit via bakal ngabalukarkeun sirkuit manjangkeun waktu naékna sinyal jeung ngurangan laju sirkuit. Salaku conto, pikeun PCB kalayan ketebalan 50Mil, upami via kalayan diaméter jero 10Mil sareng diaméter pad 20Mil dianggo, sareng jarak antara pad sareng taneuh tambaga 32Mil, maka urang tiasa perkiraan via ngagunakeun rumus di luhur The kapasitansi parasit kira-kira: C = 1.41 × 4.4 × 0.050 × 0.020 / (0.032-0.020) = 0.517pF, parobahan waktos naékna disababkeun ku ieu bagian tina capacitance nyaeta: T10-90 = 2.2C (Z0). /2)=2.2 x0.517x(55/2)=31.28ps. Ieu tiasa katingal tina nilai ieu yén sanajan pangaruh naékna reureuh disababkeun ku capacitance parasit tina hiji via tunggal teu atra, lamun via dipaké sababaraha kali dina renik pikeun pindah antara lapisan, desainer kudu tetep mertimbangkeun. taliti.

Katilu, induktansi parasit tina via

Nya kitu, aya induktansi parasit sareng kapasitansi parasit tina vias. Dina desain sirkuit digital-speed tinggi, cilaka disababkeun ku induktansi parasit tina vias mindeng leuwih gede ti dampak tina kapasitansi parasit. Induktansi séri parasit na bakal ngaleuleuskeun kontribusi kapasitor bypass sareng ngaleuleuskeun pangaruh panyaring sadaya sistem kakuatan. Urang ngan saukur tiasa ngitung perkiraan induktansi parasit tina via kalayan rumus ieu: L=5.08h[ln(4h/d)+1] dimana L nujul kana induktansi via, h nyaéta panjang via, sareng d. nyaeta puseur Diaméter liang . Ieu bisa ditempo tina rumus yén diaméter via boga pangaruh leutik dina induktansi, sarta panjang via boga pangaruh greatest on induktansi nu. Masih ngagunakeun conto di luhur, induktansi tina via bisa diitung salaku: L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. Upami waktos naékna sinyalna 1ns, maka impedansi sarimbagna nyaéta: XL=πL/T10-90=3.19Ω. Impedansi sapertos kitu henteu tiasa dipaliré deui nalika arus frékuénsi luhur ngaliwat. Perhatian khusus kedah dibayar ka kanyataan yén kapasitor bypass kedah ngalangkungan dua vias nalika nyambungkeun pesawat listrik sareng pesawat taneuh, ku kituna induktansi parasit tina vias bakal ningkat sacara éksponénsial.

Kaopat, via desain dina PCB-speed tinggi

Ngaliwatan analisis luhur tina ciri parasit vias, urang bisa nempo yén dina-speed tinggi desain PCB, vias sahingga bisa hirup kalawan basajan mindeng mawa éfék négatif hébat kana desain circuit. Pikeun ngirangan épék ngarugikeun anu disababkeun ku épék parasit tina vias, ieu tiasa dilakukeun dina rarancang:

1. Ti sudut pandang ongkos jeung kualitas sinyal, pilih ukuran lumrah via. Contona, pikeun 6-10 lapisan memori modul design PCB, eta leuwih hade migunakeun 10 / 20Mil (dibor / Pad) vias. Pikeun sababaraha papan ukuran leutik dénsitas luhur, anjeun ogé tiasa nyobian nganggo 8/18Mil. liang. Dina kaayaan téknis ayeuna, hese ngagunakeun vias leutik. Pikeun kakuatan atawa vias taneuh, Anjeun bisa mertimbangkeun ngagunakeun ukuran nu leuwih gede pikeun ngurangan impedansi.

2. Dua rumus dibahas di luhur bisa dicindekkeun yén pamakéan hiji PCB thinner kondusif pikeun ngurangan dua parameter parasit tina via.

3. Coba teu ngarobah lapisan ngambah sinyal dina dewan PCB, nyaeta, coba teu make vias perlu.

4. Kakuatan sarta taneuh pin kudu dibor caket dieu, sarta kalungguhan antara via na pin kudu jadi pondok-gancang, sabab bakal ningkatkeun induktansi. Dina waktos anu sami, kakuatan sareng taneuh kedah janten kandel sabisa pikeun ngirangan impedansi.

5. Teundeun sababaraha vias grounded deukeut vias tina lapisan sinyal nyadiakeun loop pangcaketna pikeun sinyal. Ieu malah mungkin pikeun nempatkeun angka nu gede ngarupakeun vias taneuh kaleuleuwihan dina dewan PCB. Tangtosna, desain kedah fleksibel. Modél via dibahas saméméhna nyaéta kasus dimana aya hampang dina unggal lapisan. Sakapeung, urang bisa ngurangan atawa malah nyabut hampang tina sababaraha lapisan. Utamana lamun dénsitas vias pisan tinggi, éta bisa ngakibatkeun formasi alur putus nu misahkeun loop dina lapisan tambaga. Pikeun ngajawab masalah ieu, sajaba ti pindah posisi via, urang ogé bisa mertimbangkeun nempatkeun via dina lapisan tambaga. Ukuran pad diréduksi.