Ekahi. ʻO ka manaʻo kumu o vias

ʻO Via kekahi o nā mea nui o ʻO ka PCB multilayer, a ʻo ke kumu kūʻai o ka wili ʻana maʻamau he 30% a 40% o ke kumukūʻai hana PCB. E waiho wale, hiki ke kapa ʻia kēlā me kēia puka ma ka PCB he via.

Mai ka manaʻo o ka hana, hiki ke hoʻokaʻawale ʻia nā vias i ʻelua mau ʻāpana: hoʻohana ʻia kekahi no nā pilina uila ma waena o nā papa; hoʻohana ʻia kekahi no ka hoʻoponopono ʻana a i ʻole ka hoʻonohonoho ʻana i nā mea hana.

Ma ke kaʻina hana, ua māhele ʻia kēia mau vias i ʻekolu mau ʻāpana, ʻo ia hoʻi nā vias makapō, nā vias kanu a me nā vias. Aia nā puka makapō ma luna a me lalo o ka papa kaapuni i pai ʻia a loaʻa kekahi hohonu. Hoʻohana ʻia lākou e hoʻohui i ka laina ʻili a me ka laina o loko. ʻAʻole ʻoi aku ka hohonu o ka lua ma mua o kekahi ratio (aperture). ʻO ka lua i kanu ʻia e pili ana i ka lua hoʻohui i loaʻa ma ka ʻaoʻao o loko o ka papa kaapuni i paʻi ʻia, ʻaʻole ia e hoʻonui i ka ʻili o ka papa kaapuni. ʻO nā ʻano lua ʻelua i ʻōlelo ʻia ma luna nei aia ma ka papa o loko o ka papa kaapuni, a ua hoʻopau ʻia e kahi kaʻina hana ma waena o ka puka ma mua o ka lamination, a hiki ke uhi ʻia kekahi mau papa o loko i ka wā o ka hana ʻana o ka via. ʻO ke kolu o ka ʻano i kapa ʻia he puka ma, e komo ana i ka papa kaapuni holoʻokoʻa a hiki ke hoʻohana ʻia no ka pilina kūloko a i ʻole ma ke ʻano he puka hoʻonoho ʻana. Ma muli o ka maʻalahi o ka hoʻokō ʻana i ka puka ma ke kaʻina hana a ʻoi aku ka haʻahaʻa o ke kumukūʻai, hoʻohana ka hapa nui o nā papa kaapuni i paʻi ʻia ma mua o nā ʻano lua ʻē aʻe o nā puka. ʻO nā mea ma lalo nei ma o nā puka, ke ʻole i kuhikuhi ʻia, ua manaʻo ʻia ma o nā puka.

Mai kahi manaʻo hoʻolālā, ʻo ka via ka mea nui o nā ʻāpana ʻelua, ʻo kekahi ka lua drill ma waena, a ʻo kekahi ʻo ka wahi pad a puni ka lua drill. Hoʻoholo ka nui o kēia mau ʻāpana ʻelua i ka nui o ka via. ʻIke loa, i ka hoʻolālā PCB kiʻekiʻe kiʻekiʻe, manaʻolana mau nā mea hoʻolālā e ʻoi aku ka liʻiliʻi o ka puka ma, ʻoi aku ka maikaʻi, i hiki ke waiho ʻia ka nui o nā uwila ma ka papa. Eia kekahi, ʻo ka liʻiliʻi o ka puka ma, ka capacitance parasitic o kāna ponoʻī. ʻOi aku ka liʻiliʻi, ʻoi aku ka kūpono no nā kaapuni kiʻekiʻe. Eia naʻe, ʻo ka hōʻemi ʻana i ka nui o ka lua e hoʻonui i ke kumukūʻai, a ʻaʻole hiki ke hoʻemi ʻia ka nui o ka via. Hoʻopaʻa ʻia ia e nā ʻenehana kaʻina hana e like me ka wili ʻana a me ka plating: ʻoi aku ka liʻiliʻi o ka lua, ka drill ʻO ka lōʻihi o ka puka, ʻoi aku ka maʻalahi o ka haʻalele ʻana mai ke kūlana waena; a ke oi aku ka hohonu o ka lua ma mua o 6 manawa o ke anawaena o ka lua i wiliia, aole hiki ke hooiaio ia e hiki ke uhi like ia ka paia o ka puka me ke keleawe. No ka laʻana, ʻo ka mānoanoa (ma ka hohonu o ka lua) o kahi papa PCB 6-layer maʻamau e pili ana i 50Mil, no laila ʻo ke anawaena wili liʻiliʻi i hiki i nā mea hana PCB ke hāʻawi hiki ke hiki wale i 8Mil.

ʻO ka lua, ʻo ka capacitance parasitic o ka via

Loaʻa i ka via ponoʻī kahi capacitance parasitic i ka lepo. Inā ʻike ʻia ʻo ke anawaena o ka lua kaʻawale ma ka papa honua o ka via he D2, ʻo ke anawaena o ka via pad ʻo D1, ʻo ka mānoanoa o ka papa PCB ʻo T, a ʻo ka dielectric mau o ka substrate papa ʻo ε, ʻo ka nui o ka capacitance parasitic o ka via e like me: C=1.41εTD1/(D2-D1) ʻO ka capacitance parasitic o ka via e hoʻolōʻihi i ke kaapuni i ka manawa piʻi o ka hōʻailona a hoʻemi i ka wikiwiki o ke kaapuni. No ka laʻana, no ka PCB me ka mānoanoa o 50Mil, ina he via me ka loko anawaena o 10Mil a me ka pad anawaena o 20Mil hoʻohana ‘ia, a me ka mamao ma waena o ka pad a me ka lepo keleawe wahi mea he 32Mil, a laila hiki iā mākou ke pili i ka via. me ka hoʻohana ʻana i ke ʻano o luna nei ʻO ka capacitance parasitic ma kahi o: C = 1.41 × 4.4 × 0.050 × 0.020 / (0.032-0.020) = 0.517pF, ʻo ka hoʻololi o ka manawa piʻi i hana ʻia e kēia ʻāpana o ka capacitance ʻo: T10-90 = 2.2C(Z0 /2)=2.2 x0.517x(55/2)=31.28ps. Hiki ke ʻike ʻia mai kēia mau waiwai ʻoiai ʻaʻole maopopo ka hopena o ka lohi o ka piʻi ʻana e ka capacitance parasitic o kahi via hoʻokahi, inā hoʻohana pinepine ʻia ka via i ka trace e hoʻololi i waena o nā papa, pono e noʻonoʻo ka mea hoʻolālā. akahele.

ʻO ke kolu, ʻo ka inductance parasitic o ka via

Pēlā nō, aia nā inductances parasitic me ka capacitance parasitic o nā vias. I ka hoʻolālā ʻana o nā kaapuni kikohoʻe kiʻekiʻe, ʻoi aku ka nui o ka pōʻino i hana ʻia e ka inductance parasitic o nā vias ma mua o ka hopena o ka capacitance parasitic. E hoʻonāwaliwali kāna inductance inductance i ka hāʻawi ʻana o ka capacitor bypass a hoʻonāwaliwali i ka hopena kānana o ka ʻōnaehana mana holoʻokoʻa. Hiki iā mākou ke helu wale i ka inductance parasitic kokoke o kahi via me ke ʻano penei: L=5.08h[ln(4h/d)+1] kahi L e pili ana i ka inductance o ka via, h ka lōʻihi o ka via, a me d. ke kikowaena Ke anawaena o ka puka. Hiki ke ʻike ʻia ma ke ʻano ʻano he liʻiliʻi ka hopena o ke anawaena o ka via i ka inductance, a ʻo ka lōʻihi o ka via ka mea nui loa i ka inductance. Me ka hoʻohana ʻana i ka laʻana i luna, hiki ke helu ʻia ka inductance o ka via e like me: L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. Inā he 1ns ka manawa piʻi o ka hōʻailona, ​​a laila ʻo kona impedance like: XL=πL/T10-90=3.19Ω. ʻAʻole hiki ke nānā ʻole ʻia kēlā impedance i ka wā e hala ai nā ʻauwaʻa kiʻekiʻe. Pono e uku nui ʻia i ka ʻoiaʻiʻo o ka capacitor bypass pono e hele i ʻelua vias i ka wā e hoʻopili ai i ka mokulele mana a me ka mokulele honua, i mea e piʻi nui ai ka inductance parasitic o nā vias.

ʻEhā, ma o ka hoʻolālā ʻana i ka PCB kiʻekiʻe

Ma o ka nānā ʻana i luna o nā ʻano parasitic o vias, hiki iā mākou ke ʻike i ka hoʻolālā PCB kiʻekiʻe, ʻike pinepine ʻia nā vias maʻalahi i nā hopena maikaʻi ʻole i ka hoʻolālā kaapuni. I mea e hōʻemi ai i nā hopena maikaʻi ʻole i hana ʻia e nā hopena parasitic o nā vias, hiki ke hana i kēia ma ka hoʻolālā:

1. Mai ka manaʻo o ke kumukūʻai a me ka maikaʻi hōʻailona, ​​koho i ka nui kūpono ma o. No ka laʻana, no ka 6-10 papa hoʻomanaʻo module PCB hoʻolālā, ʻoi aku ka maikaʻi o ka hoʻohana ʻana i 10/20Mil (drilled/pad) vias. No kekahi mau papa liʻiliʻi liʻiliʻi kiʻekiʻe, hiki iā ʻoe ke hoʻāʻo e hoʻohana i ka 8/18Mil. puka. Ma lalo o nā kūlana ʻenehana i kēia manawa, paʻakikī ke hoʻohana i nā vias liʻiliʻi. No ka mana a i ʻole ground vias, hiki iā ʻoe ke noʻonoʻo e hoʻohana i ka nui nui e hōʻemi i ka impedance.

2. Hiki ke hoʻoholo ʻia nā ʻano ʻelua i kūkākūkā ʻia ma luna nei i ka hoʻohana ʻana i kahi PCB thinner e hoʻemi i nā ʻāpana parasitic ʻelua o ka via.

3. E ho’āʻo ʻaʻole e hoʻololi i nā papa o nā hōʻailona hōʻailona ma ka papa PCB, ʻo ia hoʻi, e hoʻāʻo e hoʻohana i nā vias pono ʻole.

4. Pono e wili ʻia ka mana a me ka lepo ma kahi kokoke, a ʻo ke alakaʻi ma waena o ka via a me ka pine e like me ka pōkole, no ka mea e hoʻonui lākou i ka inductance. I ka manawa like, pono e mānoanoa ka mana a me nā alakaʻi honua e hōʻemi i ka impedance.

5. E kau i kekahi mau vias i hoʻopaʻa ʻia ma kahi kokoke i nā vias o ka papa hōʻailona e hāʻawi i ka loop loop kokoke loa no ka hōʻailona. Hiki paha ke kau i kahi helu nui o ka ʻāina ma luna o ka papa PCB. ʻOiaʻiʻo, pono e maʻalahi ka hoʻolālā. ʻO ke kumu hoʻohālike i kūkākūkā ʻia ma mua, ʻo ia ka hihia i loaʻa nā pads ma kēlā me kēia papa. I kekahi manawa, hiki iā mākou ke hōʻemi a wehe paha i nā pad o kekahi mau papa. ʻOi loa ke kiʻekiʻe loa o ka mānoanoa o nā vias, hiki ke alakaʻi i ke kūkulu ʻana i kahi awāwa haʻihaʻi e hoʻokaʻawale i ka loop i ka papa keleawe. No ka hoʻoponopono ʻana i kēia pilikia, ma waho aʻe o ka hoʻoneʻe ʻana i ke kūlana o ka via, hiki iā mākou ke noʻonoʻo e kau i ka via ma ka papa keleawe. Hoʻemi ʻia ka nui o ka pā.