တစ်မျိုး။ Vis ၏အခြေခံသဘောတရား

Via ၏ အရေးကြီးသော အစိတ်အပိုင်းများထဲမှ တစ်ခုဖြစ်သည်။ ဘက်စုံသုံး PCBနှင့် တူးဖော်ခြင်းကုန်ကျစရိတ်သည် အများအားဖြင့် PCB ထုတ်လုပ်မှုကုန်ကျစရိတ်၏ 30% မှ 40% အထိရှိသည်။ ရိုးရိုးရှင်းရှင်းပြောရလျှင် PCB ပေါ်ရှိ အပေါက်တိုင်းကို ဆင့်ဟုခေါ်နိုင်သည်။

function ၏ရှုထောင့်မှနေ၍ vias ကို အမျိုးအစား နှစ်မျိုးခွဲနိုင်သည်- တစ်ခုမှာ အလွှာများကြားတွင် လျှပ်စစ်ချိတ်ဆက်မှုအတွက် အသုံးပြုသည်။ အခြားကိရိယာများကို ပြင်ဆင်ခြင်း သို့မဟုတ် နေရာချထားခြင်းအတွက် အသုံးပြုသည်။

လုပ်ငန်းစဉ်အရ၊ ဤလမ်းကြောင်းများကို ယေဘုယျအားဖြင့် အမျိုးအစားသုံးမျိုး ခွဲခြားထားပြီး ဖြစ်သည့် မျက်မမြင်လမ်းကြောင်း၊ မြှုပ်နှံထားသည့် လမ်းကြောင်းနှင့် ဆင့်ဆင့်များဟူ၍ အမျိုးအစားသုံးမျိုး ခွဲခြားထားသည်။ Blind hole များသည် ပုံနှိပ်ဆားကစ်ဘုတ်၏ အပေါ်နှင့်အောက်ခြေ မျက်နှာပြင်များပေါ်တွင် တည်ရှိပြီး အချို့သော အနက်ရှိသည်။ ၎င်းတို့ကို အပေါ်ယံမျဉ်းနှင့် အရင်းခံ အတွင်းလိုင်းကို ချိတ်ဆက်ရန် အသုံးပြုသည်။ အပေါက်၏အတိမ်အနက်သည် အများအားဖြင့် သတ်မှတ်ထားသော အချိုး (အလင်းဝင်ပေါက်) ထက်မပိုပါ။ မြှုပ်ထားသောအပေါက်သည် ပုံနှိပ်ဆားကစ်ဘုတ်၏ အတွင်းအလွှာတွင်ရှိသော ချိတ်ဆက်အပေါက်ကို ရည်ညွှန်းသည်၊ ၎င်းသည် ဆားကစ်ဘုတ်၏မျက်နှာပြင်အထိ မချဲ့ပါ။ အထက်ဖော်ပြပါ အပေါက်နှစ်ခုသည် ဆားကစ်ဘုတ်၏ အတွင်းအလွှာတွင် တည်ရှိပြီး သတ္တုမွမ်းမံခြင်းမပြုမီ အပေါက်ဖောက်ခြင်း လုပ်ငန်းစဉ်ဖြင့် ပြီးမြောက်ပြီး မှတဆင့် အတွင်းအလွှာများစွာ ထပ်နေနိုင်ပါသည်။ တတိယအမျိုးအစားကို circuit board တစ်ခုလုံးကို ထိုးဖောက်ဝင်ရောက်ပြီး အတွင်းပိုင်း အပြန်အလှန်ချိတ်ဆက်မှု သို့မဟုတ် အစိတ်အပိုင်း တပ်ဆင်နေရာချထားခြင်းအပေါက်အဖြစ် အသုံးပြုနိုင်သည်။ အပေါက်မှတစ်ဆင့် လုပ်ငန်းစဉ်တွင် အကောင်အထည်ဖော်ရန် ပိုမိုလွယ်ကူပြီး ကုန်ကျစရိတ်လည်း နည်းပါးသောကြောင့်၊ ပုံနှိပ်ဆားကစ်ဘုတ်အများစုသည် ၎င်းကို အပေါက်များမှတစ်ဆင့် အခြားအမျိုးအစားနှစ်မျိုးအစား ၎င်းကို အသုံးပြုကြသည်။ အပေါက်များမှတစ်ဆင့် အောက်ပါတို့ကို အပေါက်များမှတစ်ဆင့် သတ်မှတ်ထားခြင်းမရှိပါက၊

ဒီဇိုင်းရှုထောင့်မှကြည့်လျှင် တစ်ဆင့်သည် အဓိကအားဖြင့် အပိုင်းနှစ်ပိုင်းဖြင့် ဖွဲ့စည်းထားပြီး၊ တစ်ခုမှာ အလယ်တွင် တူးသည့်အပေါက်ဖြစ်ပြီး နောက်တစ်ခုမှာ တူးပေါက်တစ်ဝိုက်ရှိ pad ဧရိယာဖြစ်သည်။ ဤအစိတ်အပိုင်းနှစ်ခု၏အရွယ်အစားသည် တစ်ဆင့်ခံအရွယ်အစားကို ဆုံးဖြတ်သည်။ ထင်ရှားသည်မှာ၊ မြန်နှုန်းမြင့်၊ သိပ်သည်းဆမြင့်မားသော PCB ဒီဇိုင်းတွင်၊ ဒီဇိုင်နာများသည် အပေါက်ငယ်လေလေ၊ ပိုကောင်းလေဖြစ်ပြီး ဘုတ်ပေါ်တွင် ဝိုင်ယာကြိုးနေရာပိုကျန်နိုင်မည်ဟု အမြဲမျှော်လင့်ထားသည်။ ထို့အပြင်၊ အပေါက်ငယ်လေလေ၊ ၎င်း၏ကိုယ်ပိုင် ကပ်ပါး စွမ်းရည် များလေဖြစ်သည်။ ၎င်းသည် သေးငယ်လေ၊ မြန်နှုန်းမြင့် ဆားကစ်များအတွက် ပိုမိုသင့်လျော်ပါသည်။ သို့သော်လည်း အပေါက်အရွယ်အစားကို လျှော့ချခြင်းသည် ကုန်ကျစရိတ်ကို တိုးမြင့်လာစေပြီး ထိုမှတစ်ဆင့် အရွယ်အစားကို အကန့်အသတ်မရှိ လျှော့ချနိုင်မည်ဖြစ်သည်။ တူးဖော်ခြင်းနှင့် ပလပ်စတစ်ခြင်းကဲ့သို့သော လုပ်ငန်းစဉ်နည်းပညာများဖြင့် ကန့်သတ်ထားပါသည်- အပေါက်ငယ်လေ၊ တူးခြင်းသည် အပေါက်ပိုကြာလေ၊ အလယ်ဗဟိုအနေအထားမှ သွေဖည်ရန် လွယ်ကူလေဖြစ်သည်။ အပေါက်၏အတိမ်အနက်သည် တူးဖော်ထားသောအပေါက်၏အချင်း 6 ဆ ကျော်လွန်သောအခါ၊ အပေါက်နံရံကို ကြေးနီဖြင့် ညီညီစွာချပေးနိုင်ကြောင်း အာမမခံနိုင်ပါ။ ဥပမာအားဖြင့်၊ ပုံမှန် 6-layer PCB ဘုတ်၏အထူ (အပေါက်အနက်မှ) သည် 50Mil ခန့်ဖြစ်သည်၊ ထို့ကြောင့် PCB ထုတ်လုပ်သူများပေးစွမ်းနိုင်သော အနိမ့်ဆုံးတူးဖော်သည့်အချင်းသည် 8Mil သာရောက်ရှိနိုင်သည်။

ဒုတိယအချက်အနေဖြင့် အဆိုပါကပ်ပါး၏စွမ်းရည်

ထိုမှတစ်ဆင့် မြေပေါ်သို့ ကပ်ပါးစွမ်းရည် ပါရှိသည်။ ဆင့်၏မြေပြင်အလွှာရှိ သီးခြားအပေါက်၏အချင်းသည် D2 ဖြစ်ပြီး၊ ပတ်ဒ်၏အချင်းသည် D1 ဖြစ်ပြီး PCB ဘုတ်၏အထူမှာ T ဖြစ်ပြီး၊ ဘုတ်အလွှာ၏ dielectric constant သည် ε၊ via ၏ ကပ်ပါးစွမ်းရည်၏ အရွယ်အစားမှာ ခန့်မှန်းခြေအားဖြင့်- C=1.41εTD1/(D2-D1) မှတဆင့် ကပ်ပါးစွမ်းရည်သည် ဆားကစ်အား signal ၏ မြင့်တက်ချိန်ကို ရှည်စေပြီး circuit ၏ အမြန်နှုန်းကို လျှော့ချစေသည်။ ဥပမာအားဖြင့်၊ အထူ 50Mil ရှိသော PCB တစ်ခုအတွက်၊ အတွင်းအချင်း 10Mil နှင့် pad အချင်း 20Mil ကိုအသုံးပြုပါက၊ pad နှင့် မြေပြင်ကြေးနီဧရိယာကြားအကွာအဝေးသည် 32Mil ဖြစ်ပြီး၊ ၎င်းမှတဆင့် ခန့်မှန်းနိုင်ပါသည်။ အထက်ပါဖော်မြူလာကိုအသုံးပြု၍ ကပ်ပါးစွမ်းရည်သည် အကြမ်းအားဖြင့်ဖြစ်သည်- C=1.41×4.4×0.050×0.020/(0.032-0.020)=0.517pF၊ capacitance ၏ ဤအစိတ်အပိုင်းကြောင့် ဖြစ်ပေါ်လာသော အချိန်ပြောင်းလဲမှုမှာ- T10-90=2.2C(Z0) /2)=2.2 x0.517x(55/2)=31.28ps။ အလွှာတစ်ခု၏ parasitic capacitance ကြောင့် ဖြစ်ပေါ်လာသော မြင့်တက်လာမှုနှောင့်နှေးမှု၏ အကျိုးသက်ရောက်မှုသည် ထင်ရှားစွာမသိသာသော်လည်း အဆိုပါမှတစ်ဆင့် ခြေရာခံကို အလွှာများကြားတွင် အကြိမ်များစွာအသုံးပြုပါက၊ ဒီဇိုင်နာအနေဖြင့် ထည့်သွင်းစဉ်းစားသင့်ပါကြောင်း၊ ဂရုတစိုက်။

တတိယအချက်မှာ ကပ်ပါး၏ လျှပ်ကူးအား မှတဆင့်ဖြစ်သည်။

အလားတူပင်၊ လမ်းကြောင်း၏ ကပ်ပါးစွမ်းရည်နှင့်အတူ ကပ်ပါးလျှပ်ကူးပစ္စည်းလည်း ရှိပါသည်။ မြန်နှုန်းမြင့် ဒစ်ဂျစ်တယ်ဆားကစ်များ၏ ဒီဇိုင်းတွင်၊ လမ်းကြောင်းများ၏ ကပ်ပါးလျှပ်ကူးနိုင်စွမ်းကြောင့် ဖြစ်ပေါ်လာသော အန္တရာယ်သည် ကပ်ပါးစွမ်းရည်၏ သက်ရောက်မှုထက် ပိုများလေ့ရှိသည်။ ၎င်း၏ parasitic series inductance သည် bypass capacitor ၏ပံ့ပိုးမှုကိုအားနည်းစေပြီး power system တစ်ခုလုံး၏ filtering effect ကိုအားနည်းစေလိမ့်မည်။ အောက်ဖော်ပြပါပုံသေနည်းဖြင့် တစ်ဆင့်တစ်ခု၏ အနီးစပ်ဆုံး ကပ်ပါးလျှပ်ကူးနိုင်စွမ်းကို ရိုးရှင်းစွာ တွက်ချက်နိုင်သည်- L=5.08h[ln(4h/d)+1] L သည် ဆင့်၏ inductance ကိုရည်ညွှန်းသည်၊ h သည် ဆင့်၏အရှည်ဖြစ်ပြီး d၊ အပေါက်၏အချင်းဖြစ်သည်။ ဆင့်၏အချင်းသည် inductance ပေါ်တွင် အနည်းငယ်လွှမ်းမိုးမှုရှိသည်ကို ဖော်မြူလာမှတွေ့မြင်နိုင်ပြီး ဆင့်၏အရှည်သည် inductance ပေါ်တွင် အကြီးမားဆုံးလွှမ်းမိုးမှုရှိသည်။ အထက်ဖော်ပြပါ ဥပမာကို အသုံးပြုနေဆဲ၊ ဆင့်၏ အနိပ်အားကို L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH အဖြစ် တွက်ချက်နိုင်ပါသည်။ အကယ်၍ signal ၏မြင့်တက်ချိန်သည် 1ns ဖြစ်ပါက ၎င်း၏ညီမျှသော impedance မှာ- XL=πL/T10-90=3.19Ω ဖြစ်သည်။ ကြိမ်နှုန်းမြင့်သော လျှပ်စီးကြောင်းများ ဖြတ်သွားသောအခါ ထိုကဲ့သို့သော impedance ကို လျစ်လျူမရှုနိုင်တော့ပါ။ ပါဝါလေယာဉ်နှင့် မြေပြင်လေယာဉ်ကို ချိတ်ဆက်ရာတွင် bypass capacitor သည် ဆင့်နှစ်ဆင့် ဖြတ်သန်းရန် လိုအပ်သောကြောင့် အထူးသတိပြုသင့်သည်၊ သို့မှသာ vias ၏ parasitic inductance သည် အဆတိုးလာမည်ဖြစ်သည်။

စတုတ္ထ၊ မြန်နှုန်းမြင့် PCB တွင်ဒီဇိုင်းမှတဆင့်

Vis ၏ ကပ်ပါးဝိသေသလက္ခဏာများကို အထက်ဖော်ပြပါ ခွဲခြမ်းစိတ်ဖြာခြင်းအားဖြင့်၊ မြန်နှုန်းမြင့် PCB ဒီဇိုင်းတွင်၊ ရိုးရိုးဟုထင်ရသော လမ်းကြောင်းများသည် circuit ဒီဇိုင်းအတွက် ကြီးမားသော ဆိုးကျိုးများကို ဆောင်ကြဉ်းလာတတ်သည်ကို တွေ့နိုင်ပါသည်။ ဗိုင်းရပ်စ်ပိုးများ၏ ကပ်ပါးသက်ရောက်မှုကြောင့် ဖြစ်ပေါ်လာသော ဆိုးကျိုးများကို လျှော့ချရန်အတွက် ဒီဇိုင်းတွင် အောက်ပါတို့ကို လုပ်ဆောင်နိုင်ပါသည်။

1. ကုန်ကျစရိတ်နှင့် အချက်ပြအရည်အသွေး ရှုထောင့်မှ တစ်ဆင့် သင့်လျော်သော အရွယ်အစားကို ရွေးချယ်ပါ။ ဥပမာအားဖြင့်၊ 6-10 အလွှာမမ်မိုရီ PCB ဒီဇိုင်းအတွက်၊ 10/20Mil (drilled/pad) မှတဆင့် အသုံးပြုခြင်းက ပိုကောင်းပါတယ်။ အချို့သော သိပ်သည်းဆမြင့်သော အရွယ်အစားသေးငယ်သော ဘုတ်များအတွက်၊ 8/18Mil ကို သုံးရန်လည်း ကြိုးစားနိုင်သည်။ အပေါက်။ လက်ရှိ နည်းပညာအခြေအနေအရ သေးငယ်သော လမ်းကြောင်းများကို အသုံးပြုရန် ခက်ခဲသည်။ ပါဝါ သို့မဟုတ် မြေပြင်မှတစ်ဆင့်၊ impedance လျှော့ချရန် ပိုကြီးသောအရွယ်အစားကို အသုံးပြုရန် သင်စဉ်းစားနိုင်သည်။

2. အထက်တွင်ဖော်ပြထားသော ဖော်မြူလာနှစ်ခုသည် ပိုမိုပါးလွှာသော PCB ကိုအသုံးပြုခြင်းသည် တစ်ဆင့်ခံကပ်ပါးဆိုင်ရာ ကန့်သတ်ဘောင်နှစ်ခုကို လျှော့ချရန် အထောက်အကူဖြစ်စေသည်ဟု ကောက်ချက်ချနိုင်ပါသည်။

3. PCB ဘုတ်ပေါ်ရှိ အချက်ပြခြေရာများ၏ အလွှာများကို မပြောင်းပါနှင့်၊ ဆိုလိုသည်မှာ မလိုအပ်သော လမ်းကြောင်းများကို အသုံးမပြုရန် ကြိုးစားပါ။

4. ပါဝါနှင့် မြေပြင်တံသင်များကို အနီးအနားတွင် တူးထားသင့်ပြီး ဆင့်နှင့် ပင်ကြားမှ ခဲများသည် လျှပ်ကူးနိုင်စွမ်းကို တိုးမြင့်စေသောကြောင့် ဖြစ်နိုင်သမျှတိုစေသင့်သည်။ တစ်ချိန်တည်းမှာပင်၊ impedance ကိုလျှော့ချရန် power နှင့် ground lead များသည် တတ်နိုင်သမျှ ထူနေသင့်သည်။

5. signal အတွက် အနီးဆုံး loop ကိုပေးဆောင်ရန် signal layer ၏ အပေါက်များအနီးတွင် grounded အချို့ကို ထားပါ။ PCB ဘုတ်ပေါ်တွင် မလိုအပ်သော မြေအမြောက်အမြားကိုပင် ထားရှိနိုင်သည်။ ဟုတ်ပါတယ်, ဒီဇိုင်းပြောင်းလွယ်ပြင်လွယ်ဖြစ်ရန်လိုအပ်ပါသည်။ အစောပိုင်းဆွေးနွေးခဲ့သည့်ပုံစံမှတစ်ဆင့် အလွှာတစ်ခုစီတွင် pads များပါသည့်ကိစ္စဖြစ်သည်။ တစ်ခါတစ်ရံတွင်၊ အချို့သောအလွှာများ၏ pads များကို လျှော့ချနိုင်သည် သို့မဟုတ် ဖယ်ရှားနိုင်သည်။ အထူးသဖြင့် vias ၏သိပ်သည်းဆသည်အလွန်မြင့်မားသောအခါ၊ ၎င်းသည် ကြေးနီအလွှာရှိ loop ကိုခွဲထုတ်သည့် break groove ကိုဖြစ်ပေါ်စေနိုင်သည်။ ဤပြဿနာကိုဖြေရှင်းရန်၊ ဆင့်၏အနေအထားကိုရွှေ့ခြင်းအပြင်၊ ကြေးနီအလွှာပေါ်တွင်ဆင့်တင်ခြင်းကိုလည်းထည့်သွင်းစဉ်းစားနိုင်သည်။ pad အရွယ်အစားကိုလျှော့ချသည်။