Satu. Konsep dasar vias

Via adalah salah satu komponen penting dari PCB berlapis-lapis, dan biaya pengeboran biasanya menyumbang 30% hingga 40% dari biaya pembuatan PCB. Sederhananya, setiap lubang pada PCB bisa disebut via.

Dari segi fungsi, vias dapat dibagi menjadi dua kategori: satu digunakan untuk sambungan listrik antar lapisan; yang lain digunakan untuk memperbaiki atau memposisikan perangkat.

Dari segi proses, vias ini umumnya dibagi menjadi tiga kategori, yaitu vias buta, vias terkubur dan vias tembus. Lubang buta terletak di permukaan atas dan bawah papan sirkuit tercetak dan memiliki kedalaman tertentu. Mereka digunakan untuk menghubungkan garis permukaan dan garis dalam yang mendasarinya. Kedalaman lubang biasanya tidak melebihi rasio tertentu (bukaan). Lubang terkubur mengacu pada lubang koneksi yang terletak di lapisan dalam papan sirkuit tercetak, yang tidak meluas ke permukaan papan sirkuit. Dua jenis lubang yang disebutkan di atas terletak di lapisan dalam papan sirkuit, dan dilengkapi dengan proses pembentukan lubang tembus sebelum laminasi, dan beberapa lapisan dalam mungkin tumpang tindih selama pembentukan via. Jenis ketiga disebut lubang tembus, yang menembus seluruh papan sirkuit dan dapat digunakan untuk interkoneksi internal atau sebagai lubang pemosisian pemasangan komponen. Karena lubang tembus lebih mudah diterapkan dalam proses dan biayanya lebih rendah, sebagian besar papan sirkuit tercetak menggunakannya daripada dua jenis lubang tembus lainnya. Yang berikut melalui lubang, kecuali ditentukan lain, dianggap melalui lubang.

Dari sudut pandang desain, sebuah via terutama terdiri dari dua bagian, satu adalah lubang bor di tengah, dan yang lainnya adalah area bantalan di sekitar lubang bor. Ukuran kedua bagian ini menentukan ukuran via. Jelas, dalam desain PCB berkecepatan tinggi dan berdensitas tinggi, desainer selalu berharap bahwa semakin kecil lubang via, semakin baik, sehingga lebih banyak ruang kabel yang tersisa di papan. Selain itu, semakin kecil lubang via, kapasitansi parasitnya sendiri. Semakin kecil, semakin cocok untuk sirkuit berkecepatan tinggi. Namun, pengurangan ukuran lubang juga menyebabkan peningkatan biaya, dan ukuran saluran tidak dapat dikurangi tanpa batas. Hal ini dibatasi oleh teknologi proses seperti pengeboran dan pelapisan: semakin kecil lubang, bor Semakin lama lubang, semakin mudah menyimpang dari posisi tengah; dan ketika kedalaman lubang melebihi 6 kali diameter lubang bor, tidak dapat dijamin bahwa dinding lubang dapat dilapisi dengan tembaga secara merata. Misalnya, ketebalan (melalui kedalaman lubang) papan PCB 6-lapisan normal adalah sekitar 50Mil, sehingga diameter pengeboran minimum yang dapat disediakan oleh produsen PCB hanya dapat mencapai 8Mil.

Kedua, kapasitansi parasit via

Via itu sendiri memiliki kapasitansi parasit ke ground. Jika diketahui diameter lubang isolasi pada lapisan dasar via adalah D2, diameter bantalan via adalah D1, tebal papan PCB adalah T, dan konstanta dielektrik substrat papan adalah , ukuran kapasitansi parasit via kira-kira: C=1.41εTD1/(D2-D1) Kapasitansi parasit via akan menyebabkan rangkaian memperpanjang waktu naik sinyal dan mengurangi kecepatan rangkaian. Misalnya, untuk PCB dengan ketebalan 50Mil, jika via dengan diameter dalam 10Mil dan diameter bantalan 20Mil, dan jarak antara bantalan dan area tembaga arde adalah 32Mil, maka kita dapat memperkirakan via menggunakan rumus di atas Kapasitansi parasit kira-kira: C=1.41×4.4×0.050×0.020/(0.032-0.020)=0.517pF, perubahan waktu naik yang disebabkan oleh bagian kapasitansi ini adalah: T10-90=2.2C(Z0 /2)=2.2 x0.517x(55/2)=31.28ps. Dapat dilihat dari nilai-nilai ini bahwa meskipun efek dari penundaan kenaikan yang disebabkan oleh kapasitansi parasit dari satu via tidak jelas, jika via digunakan beberapa kali dalam jejak untuk beralih antar lapisan, perancang harus tetap mempertimbangkan dengan hati-hati.

Ketiga, induktansi parasit dari via

Demikian pula, ada induktansi parasit bersama dengan kapasitansi parasit vias. Dalam desain sirkuit digital berkecepatan tinggi, kerusakan yang disebabkan oleh induktansi parasit dari vias seringkali lebih besar daripada dampak dari kapasitansi parasit. Induktansi seri parasitnya akan melemahkan kontribusi kapasitor bypass dan melemahkan efek penyaringan seluruh sistem tenaga. Kita cukup menghitung perkiraan induktansi parasit a melalui dengan rumus berikut: L=5.08h[ln(4h/d)+1] di mana L mengacu pada induktansi via, h adalah panjang via, dan d adalah pusat Diameter lubang. Dapat dilihat dari rumus bahwa diameter saluran memiliki pengaruh kecil pada induktansi, dan panjang saluran memiliki pengaruh terbesar pada induktansi. Masih menggunakan contoh di atas, induktansi via dapat dihitung sebagai: L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. Jika waktu naik sinyal adalah 1ns, maka impedansi ekivalennya adalah: XL=πL/T10-90=3.19Ω. Impedansi seperti itu tidak dapat lagi diabaikan ketika arus frekuensi tinggi lewat. Perhatian khusus harus diberikan pada fakta bahwa kapasitor bypass perlu melewati dua vias saat menghubungkan bidang daya dan bidang tanah, sehingga induktansi parasit vias akan meningkat secara eksponensial.

Keempat, melalui desain di PCB berkecepatan tinggi

Melalui analisis karakteristik parasit vias di atas, kita dapat melihat bahwa dalam desain PCB berkecepatan tinggi, vias yang tampaknya sederhana sering kali membawa efek negatif yang besar pada desain sirkuit. Untuk mengurangi efek buruk yang disebabkan oleh efek parasit vias, berikut ini dapat dilakukan dalam desain:

1. Dari perspektif biaya dan kualitas sinyal, pilih ukuran yang wajar melalui. Misalnya, untuk desain PCB modul memori 6-10 lapisan, lebih baik menggunakan vias 10/20Mil (dibor/pad). Untuk beberapa papan ukuran kecil berdensitas tinggi, Anda juga dapat mencoba menggunakan 8/18Mil. lubang. Dalam kondisi teknis saat ini, sulit untuk menggunakan vias yang lebih kecil. Untuk daya atau via arde, Anda dapat mempertimbangkan untuk menggunakan ukuran yang lebih besar untuk mengurangi impedansi.

2. Dua rumus yang dibahas di atas dapat disimpulkan bahwa penggunaan PCB yang lebih tipis kondusif untuk mengurangi dua parameter parasit melalui.

3. Cobalah untuk tidak mengubah lapisan jejak sinyal pada papan PCB, artinya, cobalah untuk tidak menggunakan vias yang tidak perlu.

4. Pin daya dan arde harus dibor di dekatnya, dan kabel antara via dan pin harus sesingkat mungkin, karena akan meningkatkan induktansi. Pada saat yang sama, kabel daya dan ground harus setebal mungkin untuk mengurangi impedansi.

5. Tempatkan beberapa vias yang diarde di dekat vias dari lapisan sinyal untuk menyediakan loop terdekat untuk sinyal. Bahkan dimungkinkan untuk menempatkan sejumlah besar vias arde yang berlebihan pada papan PCB. Tentu saja, desainnya harus fleksibel. Model via yang dibahas sebelumnya adalah kasus di mana ada bantalan pada setiap lapisan. Terkadang, kita dapat mengurangi atau bahkan menghapus bantalan dari beberapa lapisan. Terutama ketika densitas vias sangat tinggi, dapat menyebabkan pembentukan alur putus yang memisahkan loop pada lapisan tembaga. Untuk mengatasi masalah ini, selain memindahkan posisi via, kita juga bisa mempertimbangkan untuk menempatkan via pada lapisan tembaga. Ukuran pad berkurang.