satu. Konsep asas vias

Via adalah salah satu komponen penting bagi PCB pelbagai lapisan, dan kos penggerudian biasanya menyumbang 30% hingga 40% daripada kos pembuatan PCB. Ringkasnya, setiap lubang pada PCB boleh dipanggil melalui.

Dari sudut pandangan fungsi, vias boleh dibahagikan kepada dua kategori: satu digunakan untuk sambungan elektrik antara lapisan; satu lagi digunakan untuk menetapkan atau meletakkan peranti.

Dari segi proses, vias ini secara umumnya terbahagi kepada tiga kategori iaitu vias buta, vias terkubur dan vias melalui. Lubang buta terletak pada permukaan atas dan bawah papan litar bercetak dan mempunyai kedalaman tertentu. Ia digunakan untuk menyambungkan garisan permukaan dan garisan dalam yang mendasari. Kedalaman lubang biasanya tidak melebihi nisbah tertentu (aperture). Lubang tertimbus merujuk kepada lubang sambungan yang terletak di lapisan dalam papan litar bercetak, yang tidak meluas ke permukaan papan litar. Dua jenis lubang yang disebutkan di atas terletak di lapisan dalam papan litar, dan dilengkapkan dengan proses pembentukan lubang melalui sebelum pelapisan, dan beberapa lapisan dalam mungkin bertindih semasa pembentukan melalui. Jenis ketiga dipanggil lubang melalui, yang menembusi keseluruhan papan litar dan boleh digunakan untuk sambungan dalaman atau sebagai lubang penentududukan komponen. Oleh kerana lubang melalui lebih mudah untuk dilaksanakan dalam proses dan kosnya lebih rendah, kebanyakan papan litar bercetak menggunakannya dan bukannya dua jenis lubang melalui yang lain. Yang berikut melalui lubang, melainkan dinyatakan sebaliknya, dianggap sebagai melalui lubang.

Dari sudut reka bentuk, via terutamanya terdiri daripada dua bahagian, satu ialah lubang gerudi di tengah, dan satu lagi ialah kawasan pad di sekeliling lubang gerudi. Saiz kedua-dua bahagian ini menentukan saiz melalui. Jelas sekali, dalam reka bentuk PCB berkelajuan tinggi, berketumpatan tinggi, pereka sentiasa berharap bahawa lebih kecil lubang melalui, lebih baik, supaya lebih banyak ruang pendawaian boleh ditinggalkan di papan. Di samping itu, lebih kecil lubang melalui, kapasiti parasit sendiri. Lebih kecil ia, lebih sesuai untuk litar berkelajuan tinggi. Walau bagaimanapun, pengurangan saiz lubang juga membawa peningkatan dalam kos, dan saiz melalui tidak boleh dikurangkan selama-lamanya. Ia dihadkan oleh teknologi proses seperti penggerudian dan penyaduran: semakin kecil lubang, gerudi Semakin lama lubang itu diambil, semakin mudah ia menyimpang dari kedudukan tengah; dan apabila kedalaman lubang melebihi 6 kali diameter lubang yang digerudi, ia tidak boleh dijamin bahawa dinding lubang boleh disadur secara seragam dengan tembaga. Sebagai contoh, ketebalan (melalui kedalaman lubang) papan PCB 6 lapisan biasa adalah kira-kira 50Mil, jadi diameter penggerudian minimum yang boleh disediakan oleh pengeluar PCB hanya boleh mencapai 8Mil.

Kedua, kapasiti parasit melalui

Via itu sendiri mempunyai kapasitansi parasit ke tanah. Jika diketahui bahawa diameter lubang pengasingan pada lapisan tanah melalui ialah D2, diameter pad melalui ialah D1, ketebalan papan PCB ialah T, dan pemalar dielektrik substrat papan ialah ε, saiz kemuatan parasit melalui adalah lebih kurang: C=1.41εTD1/(D2-D1) Kemuatan parasit melalui akan menyebabkan litar memanjangkan masa kenaikan isyarat dan mengurangkan kelajuan litar. Sebagai contoh, untuk PCB dengan ketebalan 50Mil, jika via dengan diameter dalam 10Mil dan diameter pad 20Mil digunakan, dan jarak antara pad dan kawasan kuprum tanah ialah 32Mil, maka kita boleh menganggarkan via menggunakan formula di atas Kapasiti parasit adalah kira-kira: C=1.41×4.4×0.050×0.020/(0.032-0.020)=0.517pF, perubahan masa kenaikan yang disebabkan oleh bahagian kapasitans ini ialah: T10-90=2.2C(Z0 /2)=2.2 x0.517x(55/2)=31.28ps. Ia boleh dilihat daripada nilai-nilai ini bahawa walaupun kesan kelewatan kenaikan yang disebabkan oleh kapasiti parasit satu melalui tidak jelas, jika melalui digunakan beberapa kali dalam surih untuk bertukar antara lapisan, pereka bentuk masih perlu mempertimbangkan berhati-hati.

Ketiga, induktansi parasit melalui

Begitu juga, terdapat induktansi parasit bersama-sama dengan kapasitansi parasit vias. Dalam reka bentuk litar digital berkelajuan tinggi, bahaya yang disebabkan oleh kearuhan parasit vias selalunya lebih besar daripada kesan kemuatan parasit. Kearuhan siri parasitnya akan melemahkan sumbangan kapasitor pintasan dan melemahkan kesan penapisan keseluruhan sistem kuasa. Kita boleh mengira anggaran kearuhan parasit a melalui dengan formula berikut: L=5.08j[ln(4j/d)+1] di mana L merujuk kepada kearuhan melalui, h ialah panjang melalui, dan d ialah pusat Diameter lubang. Ia boleh dilihat dari formula bahawa diameter via mempunyai pengaruh kecil pada induktansi, dan panjang via mempunyai pengaruh terbesar pada induktansi. Masih menggunakan contoh di atas, kearuhan melalui boleh dikira sebagai: L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. Jika masa kenaikan isyarat ialah 1ns, maka impedans setaranya ialah: XL=πL/T10-90=3.19Ω. Impedans sedemikian tidak lagi boleh diabaikan apabila arus frekuensi tinggi berlalu. Perhatian khusus harus diberikan kepada fakta bahawa kapasitor pintasan perlu melalui dua vias apabila menyambungkan satah kuasa dan satah tanah, supaya induktansi parasit vias akan meningkat secara eksponen.

Keempat, melalui reka bentuk dalam PCB berkelajuan tinggi

Melalui analisis ciri-ciri parasit vias di atas, kita dapat melihat bahawa dalam reka bentuk PCB berkelajuan tinggi, vias yang kelihatan mudah sering membawa kesan negatif yang besar kepada reka bentuk litar. Untuk mengurangkan kesan buruk yang disebabkan oleh kesan parasit vias, perkara berikut boleh dilakukan dalam reka bentuk:

1. Dari perspektif kos dan kualiti isyarat, pilih saiz yang munasabah melalui. Sebagai contoh, untuk reka bentuk PCB modul memori 6-10 lapisan, lebih baik menggunakan vias 10/20Mil (gerudi/pad). Untuk beberapa papan bersaiz kecil berketumpatan tinggi, anda juga boleh cuba menggunakan 8/18Mil. lubang. Di bawah keadaan teknikal semasa, sukar untuk menggunakan vias yang lebih kecil. Untuk kuasa atau ground vias, anda boleh mempertimbangkan untuk menggunakan saiz yang lebih besar untuk mengurangkan impedans.

2. Kedua-dua formula yang dibincangkan di atas boleh disimpulkan bahawa penggunaan PCB yang lebih nipis adalah kondusif untuk mengurangkan dua parameter parasit melalui.

3. Cuba untuk tidak menukar lapisan kesan isyarat pada papan PCB, iaitu, cuba untuk tidak menggunakan vias yang tidak perlu.

4. Pin kuasa dan tanah harus digerudi berdekatan, dan plumbum antara via dan pin hendaklah sesingkat mungkin, kerana ia akan meningkatkan kearuhan. Pada masa yang sama, kuasa dan petunjuk tanah harus setebal mungkin untuk mengurangkan impedans.

5. Letakkan beberapa vias dibumikan berhampiran vias lapisan isyarat untuk menyediakan gelung terdekat untuk isyarat. Malah mungkin untuk meletakkan sebilangan besar vias tanah yang berlebihan pada papan PCB. Sudah tentu, reka bentuk perlu fleksibel. Model melalui yang dibincangkan sebelum ini ialah kes di mana terdapat pad pada setiap lapisan. Kadang-kadang, kita boleh mengurangkan atau menanggalkan pad beberapa lapisan. Terutama apabila ketumpatan vias sangat tinggi, ia boleh menyebabkan pembentukan alur pecah yang memisahkan gelung dalam lapisan kuprum. Untuk menyelesaikan masalah ini, selain untuk mengalihkan kedudukan via, kita juga boleh mempertimbangkan untuk meletakkan via pada lapisan tembaga. Saiz pad dikurangkan.