Unus. Praecipua notio vias

Via est unus ex momenti components multilayer PCB, et sumptus exercendi plerumque computat pro 30% ad 40% de PCB fabricandi sumptus. Plane, omne foramen per PCB via dici potest.

Ex parte functionis vias in duo genera dividi possunt: ​​unum pro nexus electricae inter stratis; altera ponitur figendi vel positionis inventa.

Pro processu, hae vias plerumque in tria genera dividuntur, nempe caecae vias, vias sepeliunt, et per vias. Foramina caeca sita sunt in summis et imis superficiebus, tabulae ambitus impressae et profunditatem quandam habent. Solent connectere lineam superficiei et lineam interiorem interiorem. Altitudo foraminis certam rationem plerumque non excedit. Foramen sepultum refertur ad connexionem foraminis positam in strato interiore tabulae circuli impressae, quae non attingit superficiem circuli tabulae. Supradicta duo genera foraminum in tabulato interiore circuli tabulae collocantur, et per foramen processus ante laminationem perficiuntur, et plura interiora strata in via formationis constringi possunt. Tertium genus vocatur per foramen, quod totum ambitum tabulam penetrat et adhiberi potest pro interna connexione vel quasi foraminis inscensus componentis situm. Quia per foramen facilius ad efficiendum in processu et impensa est inferior, impressa tabulae circuii eo utuntur pro aliis duobus generibus viarum foraminibus. Sequentia per foramina, nisi aliud specificata sunt, per foramina considerantur.

Ex ratione consilio, via maxime ex duabus partibus constat, una media est terebra perforata, altera caudex area terebra perforata. Magnitudo harum duarum partium ad magnitudinem viarum determinat. Patet, in summa celeritate, magno consilio PCB densitate, designatores semper sperant, quo minor via foraminis est, eo melior est, quo plus spatii wiring in tabula relinqui potest. Praeterea minus per foramen, capacitatem parasiticam propriam. Quo minor est, eo ad celeritatem circuitus aptior est. Sed reductio foraminis amplitudo etiam augmentum sumptus efficit, et magnitudo viarum in infinitum reduci non potest. Coarctatur per processum technologiae ut artem et platingam: quo minus foramen, quo diutius foramen accipit, eo facilius est deviare a centro positionis; et cum profunditas foraminis sexies diametrum terebratae foraminis excedit, non potest praestari parietem foraminis aequabiliter inaurari cupro. Exempli gratia, crassitudo (per profundum foramen) normalis 6-circuli PCB tabulae circiter 6Mil est, sic minima diam diam ut PCB fabricatores praebere possunt nisi ad 50Mil.

Secundo, de capacitate parasitica viarum

Via ipsa per facultatem parasiticam ad terram habet. Si notum est diametrum foraminis solitarii humi stratum viae esse D2, diametrum viae caudex est D1, crassitudo tabulae PCB est T, et dielectricae tabulae constantis subiectae ε; magnitudo capacitatis parasiticae viarum est proxime: C=1.41εTD1/(D2-D1) Parasitus viarum capacitas efficiet circuitionem temporis signi ortum producere et celeritatem circumeundi reducere. Exempli gratia, pro PCB cum crassitudine 50Mil, si via cum diametro interiore 10Mil et pad diametro 20Mil adhibeatur, et distantia caudex et terra aeris area 32Mil est, tunc via accedere possumus. Formula superiore utens capacitatis parasiticae dure est: C=1.41×4.4×0.050×0.020/(0.032-0.020)=0.517pF, tempus ortum mutationis ex hac parte capacitatis causata est: T10-90=2.2C(Z0 /2)=2.2 x0.517x(55/2)=31.28ps. Ex his valoribus constare potest quod, licet effectus morae ortum ex capacitate parasitica unius viae causata non sit, si via multiplex in vestigio ad commutandum inter strata adhibeatur, excogitatoris tamen considerare debet. diligenter.

Tertium, inductio parasitica viarum

Similiter sunt inductiones parasiticae una cum facultate parasitica viarum. In consilio summae celeritatis digitalis circuitus, damnum inductum in vias parasiticae causatur, saepe maius est quam ictum capacitatis parasiticae. Eius series inducta parasitica contributionem capacitoris praetereuntes infirmabit et effectum eliquationis totius systematis potestatis debilitabit. Proximam inductionem parasiticam viarum simpliciter computare possumus cum hac formula: L=5.08h[ln(4h/d)+1] ubi L refertur ad inductionem viarum, h est longitudo viae, d. centrum est diameter foraminis. Ex formula videri potest, quod diameter viae parvam vim habet ad inductionem, et longitudo viae plurimum valet ad inductionem. Adhuc utens exemplo superiore inductio viarum computari potest sicut: L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. Si tempus signi ortum est 1ns, aequivalens eius impeditio est: XL=πL/T10-90=3.19Ω. Talis impeditio iam negare non potest cum summus frequentiae cursus transeunt. Praecipuum observandum est quod capacitor bypass per duas vias transire debet cum planum potentiae et plani humus connectens, ut inductio parasitica viarum exponentialiter crescat.

Quarto, per consilium in celeritate PCB

Per praedictam analysim de notis parasiticis VIAS, videre possumus in summa celeritate PCB designationis, ut videtur, simplices vias saepe magnas negativas effectus ad ambitum designare. Ut effectus contrarios per vias parasiticos effectus redigeremus, hoc in consilio fieri potest.

1. Ex prospectu gratuiti et notae qualitatis, rationabilis amplitudinis via elige. Exempli gratia, ad 6-10 tabulatum memoriae moduli PCB designandum, melius est vias 10/20Mil (terebratas/pad) vias uti. Ad aliquas tabulas altae densitatis parvae amplitudinis, etiam 8/18Mil uti conari potes. foveam. Sub condicionibus technicis hodiernis difficile est vias minores uti. Pro viis vel viis locorum, poteris considerare ampliorem magnitudinem ad impedimentum redigendum.

2. Duae formulae supra demonstratae concludi possunt usum tenuioris PCB conducere ad duos parametri parasiticos viarum reducendos.

3. Try not not to change layers of the signal traces in PCB in board, id est, try not to use not necesse vias.

4. Potestas et paxilli prope terebrari debent, et plumbum inter viam et clavum quam brevissime debet, quia inductionem augebit. Eodem tempore, potentia et terra quam crebra ad impedimentum reducere debet ducit.

5. Pone nonnullas vias fundatas prope vias signaculi strato, ut signum ansam proximam praebeas. Etiam in tabula PCB vias collocare licet numerosum numerum superuacentium locorum. Donec eget vestibulum ante. Exemplar per exemplum superius dictum est ubi pads in utroque tabulato sunt. Aliquando padum aliquorum stratorum minuere vel removere possumus. Praesertim cum densitas viarum altissima sit, efficere potest ad formationem sulcus intermissus, qui fasciam in strato aeneo separat. Ad hanc quaestionem solvendam, praeter positionem movendi viarum, etiam considerare possumus viam in strato aeneo collocare. Codex magnitudine redactus est.