Một. Khái niệm cơ bản về vias

Via là một trong những thành phần quan trọng của PCB nhiều lớp, và chi phí khoan thường chiếm từ 30% đến 40% chi phí sản xuất PCB. Nói một cách đơn giản, mọi lỗ trên PCB có thể được gọi là một lỗ thông qua.

Từ quan điểm của chức năng, vias có thể được chia thành hai loại: một được sử dụng để kết nối điện giữa các lớp; cái còn lại được sử dụng để cố định hoặc thiết bị định vị.

Về quy trình, những vias này thường được chia thành ba loại, đó là vias mù, vias bị chôn vùi và thông qua vias. Các lỗ mù nằm trên bề mặt trên và dưới của bảng mạch in và có độ sâu nhất định. Chúng được sử dụng để kết nối đường bề mặt và đường bên dưới bên trong. Chiều sâu của lỗ thường không vượt quá một tỷ lệ nhất định (khẩu độ). Lỗ chôn là lỗ kết nối nằm ở lớp bên trong của bảng mạch in, không mở rộng ra bề mặt của bảng mạch. Hai loại lỗ nói trên nằm ở lớp bên trong của bảng mạch và được hoàn thành bằng quy trình tạo lỗ trước khi cán, và một số lớp bên trong có thể được chồng lên nhau trong quá trình hình thành lỗ thông. Loại thứ ba được gọi là lỗ xuyên, xuyên qua toàn bộ bảng mạch và có thể được sử dụng để kết nối nội bộ hoặc như một lỗ định vị lắp linh kiện. Bởi vì lỗ xuyên dễ thực hiện hơn trong quá trình này và chi phí thấp hơn, hầu hết các bảng mạch in sử dụng nó thay vì hai loại lỗ thông khác. Các lỗ sau đây, trừ khi có quy định khác, được coi là qua lỗ.

Theo quan điểm thiết kế, lỗ khoan chủ yếu bao gồm hai phần, một phần là lỗ khoan ở giữa, phần còn lại là vùng đệm xung quanh lỗ khoan. Kích thước của hai phần này xác định kích thước của qua. Rõ ràng, trong thiết kế PCB mật độ cao, tốc độ cao, các nhà thiết kế luôn hy vọng rằng lỗ thông qua càng nhỏ càng tốt, để có nhiều không gian đi dây hơn trên bo mạch. Ngoài ra, lỗ qua càng nhỏ, điện dung ký sinh của chính nó. Nó càng nhỏ thì càng phù hợp với các mạch tốc độ cao. Tuy nhiên, việc giảm kích thước lỗ cũng làm tăng chi phí và kích thước lỗ không thể giảm vô thời hạn. Nó bị hạn chế bởi quy trình công nghệ như khoan và mạ: lỗ càng nhỏ, mũi khoan Càng lâu thì lỗ càng dễ lệch khỏi vị trí tâm; và khi độ sâu của lỗ vượt quá 6 lần đường kính của lỗ khoan, thì không thể đảm bảo rằng thành lỗ có thể được mạ đồng đồng nhất. Ví dụ, độ dày (đến độ sâu lỗ) của bảng mạch PCB 6 lớp thông thường là khoảng 50 triệu triệu, do đó, đường kính khoan tối thiểu mà các nhà sản xuất PCB có thể cung cấp chỉ có thể đạt 8 triệu.

Thứ hai, điện dung ký sinh của qua

Bản thân nó có một điện dung ký sinh với đất. Nếu biết rằng đường kính của lỗ cách ly trên lớp đất của tấm via là D2, đường kính của tấm lót là D1, độ dày của tấm PCB là T và hằng số điện môi của tấm nền là ε, kích thước của điện dung ký sinh của via xấp xỉ: C = 1.41εTD1 / (D2-D1) Điện dung ký sinh của qua sẽ làm cho mạch kéo dài thời gian tăng của tín hiệu và giảm tốc độ của mạch. Ví dụ: đối với một PCB có độ dày 50Mil, nếu sử dụng một via có đường kính bên trong là 10Mil và đường kính đệm 20Mil và khoảng cách giữa tấm đệm và diện tích đồng tiếp đất là 32Mil, thì chúng ta có thể ước tính thông qua sử dụng công thức trên. Điện dung ký sinh xấp xỉ: C = 1.41 × 4.4 × 0.050 × 0.020 / (0.032-0.020) = 0.517pF, sự thay đổi thời gian tăng do phần này của điện dung gây ra là: T10-90 = 2.2C (Z0 /2)=2.2 x0.517x (55/2) = 31.28ps. Từ các giá trị này có thể thấy rằng mặc dù ảnh hưởng của độ trễ tăng do điện dung ký sinh của một con qua là không rõ ràng, nhưng nếu con qua được sử dụng nhiều lần trong dấu vết để chuyển đổi giữa các lớp, người thiết kế vẫn nên xem xét cẩn thận.

Thứ ba, độ tự cảm ký sinh của qua

Tương tự, có điện cảm ký sinh cùng với điện dung ký sinh của vias. Trong thiết kế mạch kỹ thuật số tốc độ cao, tác hại do điện cảm ký sinh của vias gây ra thường lớn hơn tác động của điện dung ký sinh. Điện cảm nối tiếp ký sinh của nó sẽ làm suy yếu sự đóng góp của tụ điện bỏ qua và làm suy yếu hiệu quả lọc của toàn bộ hệ thống điện. Chúng ta có thể đơn giản tính toán gần đúng độ tự cảm ký sinh của a qua theo công thức sau: L = 5.08h [ln (4h / d) +1] trong đó L là độ tự cảm của qua, h là độ dài của qua, và d là tâm Đường kính của lỗ. Có thể thấy từ công thức rằng đường kính của qua có ảnh hưởng nhỏ đến độ tự cảm và chiều dài của qua có ảnh hưởng lớn nhất đến độ tự cảm. Vẫn sử dụng ví dụ trên, độ tự cảm của qua có thể được tính là: L = 5.08 × 0.050 [ln (4 × 0.050 / 0.010) +1] = 1.015nH. Nếu thời gian tăng của tín hiệu là 1ns, thì trở kháng tương đương của nó là: XL = πL / T10-90 = 3.19Ω. Trở kháng như vậy không còn có thể bị bỏ qua khi dòng điện tần số cao đi qua. Cần đặc biệt chú ý đến thực tế là tụ rẽ nhánh cần phải đi qua hai vias khi nối mặt phẳng nguồn và mặt phẳng đất, do đó, độ tự cảm ký sinh của vias sẽ tăng lên theo cấp số nhân.

Thứ tư, thông qua thiết kế trong PCB tốc độ cao

Qua những phân tích trên về đặc điểm ký sinh của vias, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, những vias tưởng chừng như đơn giản lại thường mang lại những tác động tiêu cực lớn đến thiết kế mạch. Để giảm các tác động bất lợi do tác động ký sinh của vias gây ra, có thể thực hiện những điều sau trong thiết kế:

1. Từ góc độ chi phí và chất lượng tín hiệu, hãy chọn kích thước hợp lý qua. Ví dụ, đối với thiết kế PCB mô-đun bộ nhớ 6-10 lớp, tốt hơn nên sử dụng vias 10 / 20Mil (khoan / đệm). Đối với một số bảng kích thước nhỏ mật độ cao, bạn cũng có thể thử sử dụng 8 / 18Mil. hố. Trong điều kiện kỹ thuật hiện nay, rất khó để sử dụng các vias nhỏ hơn. Đối với vias nguồn hoặc mặt đất, bạn có thể cân nhắc sử dụng kích thước lớn hơn để giảm trở kháng.

2. Hai công thức thảo luận ở trên có thể kết luận rằng việc sử dụng PCB mỏng hơn có lợi cho việc giảm hai thông số ký sinh của via.

3. Cố gắng không thay đổi các lớp của dấu vết tín hiệu trên bảng mạch PCB, nghĩa là cố gắng không sử dụng các vias không cần thiết.

4. Chân nguồn và chân nối đất nên được khoan gần đó, và dây dẫn giữa cổng và chân phải càng ngắn càng tốt, vì chúng sẽ làm tăng độ tự cảm. Đồng thời, dây nguồn và dây nối đất nên càng dày càng tốt để giảm trở kháng.

5. Đặt một số vias nối đất gần vias của lớp tín hiệu để cung cấp vòng lặp gần nhất cho tín hiệu. Thậm chí có thể đặt một số lượng lớn vias nối đất dự phòng trên bảng mạch PCB. Tất nhiên, thiết kế cần phải linh hoạt. Mô hình thông qua đã thảo luận trước đó là trường hợp có các miếng đệm trên mỗi lớp. Đôi khi, chúng tôi có thể giảm hoặc thậm chí loại bỏ các miếng đệm của một số lớp. Đặc biệt khi mật độ vias rất cao, có thể dẫn đến hình thành rãnh đứt gãy tách mạch vòng trong lớp đồng. Để giải quyết vấn đề này, ngoài việc di chuyển vị trí của qua, chúng ta cũng có thể xem xét đặt qua trên lớp đồng. Kích thước miếng đệm được giảm xuống.