Daya. Ainihin ra’ayi na vias

Via yana daya daga cikin mahimman abubuwan da ke ciki PCB mai yawa, kuma farashin hakowa yawanci yana lissafin 30% zuwa 40% na farashin masana’anta na PCB. A taƙaice, kowane rami akan PCB ana iya kiransa via.

Daga mahangar aiki, ana iya raba vias zuwa kashi biyu: ana amfani da ɗaya don haɗin wutar lantarki tsakanin yadudduka; ɗayan kuma ana amfani dashi don gyarawa ko sanya na’urori.

Dangane da tsari, gabaɗaya waɗannan tayoyin sun kasu kashi uku, wato ta hanyar makafi, binne ta hanyar viya. Ramukan makafi suna kan saman saman da kasa na allon da’ira da aka buga kuma suna da takamaiman zurfin. Ana amfani da su don haɗa layin saman da layin da ke ciki. Zurfin ramin yawanci baya wuce ƙayyadaddun rabo (budewa). Ramin da aka binne yana nufin ramin haɗin da ke cikin Layer na ciki na allon da’ira, wanda ba ya kai saman allon da’ira. Abubuwan ramuka guda biyu da aka ambata a sama suna cikin Layer na ciki na allon kewayawa, kuma ana kammala su ta hanyar yin ramuka ta hanyar ramuka kafin lamination, kuma yawancin yadudduka na ciki na iya mamaye yayin samuwar ta hanyar. Nau’i na uku ana kiransa ta hanyar rami, wanda ke ratsa dukkan allon da’ira kuma ana iya amfani da shi don haɗin kai na ciki ko a matsayin rami mai ɗagawa. Saboda ta hanyar rami ya fi sauƙi don aiwatarwa a cikin tsari kuma farashin yana da ƙasa, yawancin allon da’irar da aka buga suna amfani da shi maimakon sauran nau’i biyu na ta ramukan. Wadannan ta hanyar ramuka, sai dai in an kayyade, ana ɗaukar su azaman ta ramuka.

A mahangar zayyana, na’ura mai suna via ya kunshi sassa biyu ne, daya shi ne ramin rawar da ke tsakiya, dayan kuma yankin pad da ke kusa da ramin. Girman waɗannan sassa biyu yana ƙayyade girman ta hanyar. Babu shakka, a cikin babban sauri, ƙirar PCB mai girma, masu zanen kaya koyaushe suna fatan cewa ƙarami ta hanyar rami shine mafi kyau, ta yadda za’a iya barin ƙarin sararin waya a kan allo. Bugu da kari, da karami da via rami, da parasitic capacitance nasa. Karami shi ne, mafi dacewa da shi don da’irori masu sauri. Duk da haka, rage girman ramin kuma yana haifar da karuwa a farashi, kuma girman ta hanyar ba za a iya rage shi ba har abada. An ƙuntata shi ta hanyar fasaha na fasaha irin su hakowa da plating: ƙananan ramin, rawar da ya fi tsayi da tsayin ramin, da sauƙi shi ne karkata daga matsayi na tsakiya; kuma lokacin da zurfin rami ya wuce diamita na rami da aka haƙa sau 6, ba za a iya tabbatar da cewa bangon ramin yana iya zama daidai da tagulla ba. Misali, kauri (ta zurfin rami) na al’ada 6-Layer PCB allon kusan 50Mil, don haka mafi ƙarancin hakowa diamita da PCB masana’antun iya samar zai iya kawai isa 8Mil.

Na biyu, da parasitic capacitance na via

The via kanta yana da parasitic capacitance zuwa ƙasa. Idan an san cewa diamita na keɓe rami a kan ƙasa Layer na via ne D2, diamita na via kushin ne D1, da kauri daga cikin PCB jirgin ne T, da dielectric akai na hukumar substrate ne ε. Girman ƙarfin ƙarfin parasitic na via yana kusan: C = 1.41εTD1 / (D2-D1) Ƙarƙashin ƙwayar cuta na via zai haifar da kewayawa don tsawaita lokacin hawan siginar kuma rage gudun da’irar. Misali, ga PCB mai kauri na 50Mil, idan aka yi amfani da via mai diamita na ciki na 10Mil da diamita na kushin 20Mil, kuma tazarar da ke tsakanin kushin da yankin tagulla ya kai 32Mil, to muna iya kimanta ta via. ta amfani da dabarar da ke sama The parasitic capacitance ne wajen: C = 1.41×4.4×0.050×0.020/(0.032-0.020)=0.517pF, tashin lokacin canji ya haifar da wannan bangare na capacitance ne: T10-90=2.2C(Z0) /2)=2.2 x0.517x(55/2)=31.28ps. Ana iya gani daga waɗannan dabi’u cewa ko da yake sakamakon jinkirin jinkirin da ke haifar da ƙarfin parasitic na guda ɗaya ba a bayyane yake ba, idan ana amfani da via sau da yawa a cikin alamar don canzawa tsakanin yadudduka, mai zane ya kamata ya yi la’akari. a hankali.

Na uku, da parasitic inductance na via

Hakazalika, akwai inductances na parasitic tare da karfin ƙarfin parasitic na vias. A cikin zayyana da’irori masu sauri na dijital, cutarwar da ke haifar da inductance na vias sau da yawa yakan fi tasirin tasirin parasitic. Inductance ta parasitic jerin inductance za ta raunana gudunmawar da kewaye capacitor da kuma raunana da tacewa na dukan ikon tsarin. Za mu iya kawai ƙididdige madaidaicin inductance parasitic na a via tare da wannan dabara: L=5.08h[ln(4h/d)+1] inda L ke nufin inductance na via, h shine tsayin ta, da d shine tsakiya Diamita na rami. Ana iya gani daga ma’anar cewa diamita na via yana da ƙananan tasiri akan inductance, kuma tsawon ta hanyar yana da tasiri mafi girma akan inductance. Har yanzu ana amfani da misalin da ke sama, ana iya ƙididdige inductance na via kamar: L=5.08×0.050 [ln(4×0.050/0.010)+1]=1.015nH. Idan lokacin tashin siginar ya kasance 1ns, to daidai yake da shi shine: XL=πL/T10-90=3.19Ω. Ba za a iya yin watsi da irin wannan rashin ƙarfi ba lokacin da manyan igiyoyin igiyoyin ruwa suka wuce. Ya kamata a ba da kulawa ta musamman ga gaskiyar cewa capacitor na kewayawa yana buƙatar wucewa ta hanyoyi biyu yayin haɗa jirgin sama da na ƙasa, ta yadda inductance parasitic na vias zai ƙaru da yawa.

Na hudu, ta hanyar ƙira a cikin PCB mai sauri

Ta hanyar binciken da ke sama na halayen parasitic na vias, za mu iya ganin cewa a cikin ƙirar PCB mai sauri, da alama sauƙaƙan vias sau da yawa yana haifar da mummunan sakamako ga ƙirar kewaye. Don rage illar da ke haifar da tasirin parasitic na vias, ana iya yin haka a cikin ƙira:

1. Daga hangen nesa na farashi da ingancin sigina, zaɓi madaidaicin girman ta hanyar. Misali, don ƙirar 6-10 Layer memory module PCB design, yana da kyau a yi amfani da 10/20Mil (drilled/pad) vias. Don wasu ƙananan alluna masu girma, za ku iya gwada amfani da 8/18Mil. rami. A ƙarƙashin yanayin fasaha na yanzu, yana da wahala a yi amfani da ƙaramin ta hanyar. Don wutar lantarki ko ta ƙasa, zaku iya la’akari da yin amfani da girman girma don rage rashin ƙarfi.

2. Dabaru biyu da aka tattauna a sama za a iya ƙarasa da cewa yin amfani da PCB na bakin ciki yana da amfani don rage sigogin parasitic guda biyu na via.

3. Gwada kada ku canza yadudduka na alamun sigina akan allon PCB, wato, gwada kada kuyi amfani da ta hanyar da ba dole ba.

4. Ya kamata a hako fitilun wuta da ƙasa a kusa, kuma gubar tsakanin via da fil ɗin ya kamata ya zama gajere kamar yadda zai yiwu, saboda za su ƙara inductance. A lokaci guda kuma, ikon da jagorancin ƙasa ya kamata ya kasance mai kauri kamar yadda zai yiwu don rage rashin ƙarfi.

5. Sanya wasu ƙasan ta hanyar kusa da ta siginar siginar don samar da madauki mafi kusa don siginar. Yana da ma yiwuwa a sanya ɗimbin yawa na ƙasa mara amfani ta hanyar a kan allon PCB. Tabbas, zane yana buƙatar zama mai sassauƙa. Samfurin da aka tattauna a baya shine yanayin inda akwai pads akan kowane Layer. Wani lokaci, muna iya rage ko ma cire pads na wasu yadudduka. Musamman lokacin da yawa na vias yana da yawa, yana iya haifar da samuwar tsagi mai karya wanda ke raba madauki a cikin Layer na jan karfe. Don magance wannan matsala, ban da motsi matsayi na via, za mu iya kuma la’akari da sanya via a kan tagulla Layer. An rage girman kushin.