Sis rezime nan Pkb konsepsyon pwodiksyon an

1. Layout

Premyèman, konsidere gwosè PCB. Lè gwosè tablo sikwi PCB la twò gwo, liy enprime a long, enpedans la ogmante, kapasite anti bri a diminye ak pri a ogmante; Si li twò piti, dissipation chalè a pòv, ak liy adjasan yo fasil pou yo detounen. Apre detèmine gwosè PCB, detèmine pozisyon eleman espesyal yo. Finalman, tout eleman nan kous la yo ranje selon inite yo fonksyonèl nan kous la.

Prensip sa yo dwe obsève lè y ap detèmine pozisyon eleman espesyal yo:

(1) rakousi fil elektrik la ant eleman frekans segondè otank posib, epi eseye diminye paramèt distribisyon yo ak entèferans elektwomayetik mityèl. Konpozan sansib a entèferans pa dwe twò pre youn ak lòt, ak opinyon ak pwodiksyon konpozan yo dwe osi lwen ke posib.

(2) Ka gen gwo diferans potansyèl ant kèk eleman oswa fil, kidonk distans ant yo ta dwe ogmante pou evite aksidan kout sikwi ki te koze pa egzeyat. Eleman ki gen vòltaj segondè yo dwe ranje nan kote ki pa fasil pou manyen pandan komisyonin.

(3) Pozisyon okipe pa twou pwezante plak enprime a ak sipò fiks la dwe rezève.

Dapre inite fonksyonèl sikwi a, layout tout eleman sikwi a dwe konfòme li avèk prensip sa yo:

(1) Fè aranjman pou pozisyon nan chak inite sikwi fonksyonèl dapre sikwi sikilasyon an, fè Layout la pratik pou koule siyal, epi kenbe siyal la nan menm direksyon an osi lwen ke posib.

(2) Pran eleman debaz yo nan chak sikwi fonksyonèl kòm sant la ak Layout bò kote l ‘. Konpozan yo dwe respire, nètman ak konpakman ranje sou PCB la. Kondwi yo ak koneksyon ant konpozan dwe redwi ak vin pi kout osi lwen ke posib.

(3) Pou kous la k ap travay nan frekans segondè, paramèt yo distribisyon ant eleman yo ta dwe konsidere. Pou sikwi jeneral, konpozan yo dwe ranje nan paralèl osi lwen ke posib. Nan fason sa a, li se pa sèlman bèl, men tou, fasil yo rasanble ak soude, ak fasil yo pwodwi an mas.

(4) Eleman ki chita nan kwen tablo sikwi a jeneralman pa mwens pase 2mm lwen kwen tablo sikwi a. Fòm ki pi bon nan tablo sikwi a se rektang. Rapò a aspè se 3: 2 a 4: 3. Lè gwosè sifas tablo sikwi a pi gran pase 200x150mm, yo dwe konsidere fòs mekanik tablo sikwi a.

2. fil elektrik

Prensip yo nan fil elektrik yo jan sa a:

(1) Kondiktè yo itilize nan tèminal yo opinyon ak pwodiksyon dwe evite paralèl adjasan osi lwen ke posib. Li se pi bon yo ajoute fil tè ant liy pou fè pou evite kouti fidbak.

(2) Lajè minimòm kondiktè enprime a sitou detèmine pa fòs adezyon ant kondiktè a ak plak baz izolasyon an ak aktyèl k ap koule nan yo.

(3) Bend nan fil enprime se jeneralman sikilè arc, ak ang dwat la oswa ang enkli pral afekte pèfòmans elektrik la nan sikwi segondè-frekans. Anplis de sa, eseye pou fè pou evite itilize gwo-zòn FOIL kwiv, otreman, ekspansyon FOIL kwiv ak tonbe yo fasil rive lè chofe pou yon tan long. Lè yo dwe itilize yon gwo zòn nan FOIL kwiv, li pi bon yo sèvi ak fòm kadriyaj, ki se fezab elimine gaz la temèt ki te pwodwi pa chofaj la nan adezif ki genyen ant FOIL kwiv la ak substra la.

3. Blòk papye

Twou sant pad la (aparèy nan liy lan) yon ti kras pi gwo pase dyamèt plon aparèy la. Si pad la twò gwo, li fasil pou fòme fo soudaj. Dyamèt ekstèn D pad la jeneralman pa mwens pase (D + 1.2) mm, kote D se dyamèt twou plon an. Pou sikwi segondè-dansite dijital, dyamèt minimòm pad la ka (D + 1.0) mm.

Mezi entèferans anti pou PCB ak sikwi:

Konsepsyon anti-entèferans nan tablo sikwi enprime a pre relasyon ak sikwi espesifik la. Isit la, se sèlman kèk mezi komen nan PCB anti-entèferans konsepsyon yo dekri.

1. Pouvwa kòd konsepsyon

Dapre aktyèl la nan tablo a sikwi enprime, eseye ogmante lajè a nan liy lan pouvwa ak diminye rezistans nan bouk. An menm tan an, fè direksyon liy elektrik ak fil tè ki konsistan avèk direksyon transmisyon done, ki ede amelyore kapasite anti bri a.

2. Lòt konsepsyon

Prensip yo nan konsepsyon fil tè yo se:

(1) Digital ak analòg yo separe. Si gen tou de sikwi lojik ak sikwi lineyè sou tablo sikwi a, yo dwe separe osi lwen ke posib. Single pwen paralèl baz dwe adopte pou baz la nan sikwi ki ba-frekans osi lwen ke posib. Si li difisil pou konekte fil elektrik aktyèl la, li ka pasyèlman konekte nan seri ak Lè sa a, konekte nan paralèl. Multi pwen seri baz dwe adopte pou sikwi segondè-frekans, fil la tè yo dwe kout ak lwe, ak kadriyaj tankou FOIL gwo-zòn tè dwe itilize alantou segondè-frekans eleman osi lwen ke posib.

(2) Fil baz la dwe epè ke posib. Si fil la tè te fè nan fil koudr, potansyèl la baz chanjman ak chanjman aktyèl la, se konsa ke pèfòmans nan anti bri redwi. Se poutèt sa, fil la baz yo ta dwe epè konsa ke li ka pase twa fwa aktyèl la admisib sou tablo a enprime. Si sa posib, fil baz la dwe plis pase 2 ~ 3mm.

(3) Fil baz la fòme yon bouk fèmen. Pou tablo enprime ki konpoze sèlman de sikwi dijital, se kous la baz ranje nan yon bouk grap, sa ki ka amelyore kapasite nan anti bri.

4. Dekouple konfigirasyon kondansateur

Youn nan metòd konvansyonèl yo nan konsepsyon PCB se configured kondansateur ki apwopriye decoupling nan chak pati kle nan PCB la. Prensip la konfigirasyon jeneral nan kondansateur decoupling se:

(1) Tèminal opinyon pouvwa a konekte ak 10 ~ 100uF kondansateur elektwolitik. Si sa posib, li pi bon pou konekte plis pase 100uF.

(2) Nan prensip, chak chip sikwi entegre dwe ekipe ak yon 0.01uF ~ 0.1uF seramik kondansateur chip. Nan ka espas ensifizan nan tablo enprime a, yo ka ranje yon kondansateur 1 ~ 10PF chak 4 ~ 8 bato.

(3) Pou aparèy ki gen rezistans bri fèb ak gwo chanjman pouvwa pandan are, tankou RAM ak aparèy depo ROM, kondansateur decoupling dwe dirèkteman konekte ant liy lan pouvwa ak fil tè nan chip la.

5. Atravè konsepsyon twou

Nan gwo vitès PCB konsepsyon, vi w pèdi senp souvan pote gwo efè negatif nan konsepsyon sikwi a. Yo nan lòd yo diminye efè negatif ki te koze pa efè parazit nan vias, nou ka eseye pi byen nou yo nan desen an

(1) Lè ou konsidere pri ak bon jan kalite siyal, yo chwazi yon gwosè rezonab. Pou egzanp, pou 6-10 kouch memwa modil PCB konsepsyon, li pi bon yo chwazi 10 / 20MIL (perçage / pad) vias. Pou kèk tablo ki gen gwo dansite ti-gwosè, ou ka eseye tou itilize 8 / 18mil vias. Anba kondisyon teknik aktyèl yo, li difisil pou itilize pi piti nan twou (lè pwofondè nan twou a depase 6 fwa dyamèt la perçage, li enposib asire ke miray la twou ka inifòm plake ak kwiv); Pou vias ki gen pouvwa oswa tè, pi gwo gwosè ka konsidere diminye enpedans

(2) Siyal routage sou tablo PCB la pa dwe chanje kouch osi lwen ke posib, se sa ki, via nesesè yo pa dwe itilize osi lwen ke posib

(3) Broch yo nan ekipman pou pouvwa a ak tè a ta dwe detache ki tou pre. Pi kout la plon ki genyen ant via a ak PIN la, pi bon an

(4) Mete kèk vias ki chita sou tè a tou pre vias chanjman kouch siyal la pou bay sikwi ki pi pre a pou siyal la. Ou ka menm mete yon gwo kantite via tè redondants sou PCB la

6. Gen kèk eksperyans nan diminye bri ak entèferans elektwomayetik

(1) Si ou ka itilize bato ki ba vitès, ou pa bezwen moun ki wo vitès. High-vitès bato yo te itilize nan kote kle

(2) Yon seri de résistances ka itilize diminye vitès la so nan kwen yo anwo ak pi ba nan sikwi kontwòl la.

(3) Eseye bay kèk fòm tranpaj pou rle, elatriye, tankou RC anviwònman aktyèl tranpaj

(4) Sèvi ak revèy frekans ki pi ba ki satisfè kondisyon sistèm lan.

(5) Revèy la dwe pi pre posib pou aparèy la lè l sèvi avèk revèy la. Koki osilateur kristal kwats la dwe chita. Zòn revèy la dwe antoure pa fil tè. Liy revèy la dwe kout ke posib. Pa dwe gen okenn fil kouran anba kristal kwatz la ak anba aparèy sansib bri a. Clock, otobis ak chip siyal seleksyon yo dwe byen lwen soti nan liy I / O ak Connector. Entèferans nan liy revèy pèpandikilè ak liy I / O se mwens pase sa paralèl ak liy I / O

(6) Fen opinyon sikwi pòtay ki pa itilize a pa dwe sispann, fen opinyon pozitif anplifikatè operasyonèl ki pa itilize a dwe chita, epi fen opinyon negatif la dwe konekte ak fen pwodiksyon an.