六大总结 PCB 生产设计

1.布局

首先，考虑PCB的尺寸。 PCB电路板尺寸过大时，印制线长，阻抗增大，抗噪能力下降，成本增加； 太小，散热差，相邻线路容易受到干扰。 确定PCB尺寸后，确定特殊元件的位置。 最后，根据电路的功能单元排列电路的所有组件。

确定特殊要素的位置应遵循以下原则：

(1) 尽量缩短高频元件之间的连线，尽量减少它们的分布参数和相互间的电磁干扰。 易受干扰的元件之间不应太靠近，输入和输出元件应尽可能远离。

(2) 某些元件或导线之间可能存在高电位差，因此应增加它们之间的距离，以避免放电引起意外短路。 高压元件应布置在调试时不易接触的地方。

(3)应预留印版定位孔和固定支架所占据的位置。

根据电路的功能单元，电路所有元件的布局应符合以下原则：

(1)根据电路流向布置各功能电路单元的位置，便于信号流向布局，尽量保持信号方向一致。

(2)以各功能电路的核心元件为中心，围绕其布局。 元器件应均匀、整齐、紧凑地排列在PCB上。 元器件之间的引线和连接应尽可能减少和缩短。

(3)对于工作在高频的电路，应考虑元件间的分布参数。 对于一般电路，元件尽量并联排列。 这样，不仅美观，而且易于组装和焊接，易于批量生产。

(4) 位于电路板边缘的元件一般离电路板边缘不小于2mm。 电路板的最佳形状是矩形。 纵横比为 3:2 至 4:3。 当电路板表面尺寸大于200x150mm时，应考虑电路板的机械强度。

2.接线

接线原则如下：

(1) 输入、输出端子所用的导线应尽量避免相邻平行。 线间最好加地线，避免反馈耦合。

(2)印制导体的最小宽度主要由导体与绝缘基板的粘合强度和流过的电流决定。

(3)印制线弯曲一般为圆弧形，直角或夹角在高频电路中会影响电气性能。 另外，尽量避免使用大面积的铜箔，否则长时间加热容易发生铜箔膨胀和脱落。 当必须使用大面积的铜箔时，最好采用网格状，这样有利于排除铜箔与基板之间的粘合剂受热产生的挥发性气体。

3.垫

焊盘中心孔（直插式器件）略大于器件引线直径。 焊盘过大，容易形成虚焊。 焊盘外径D一般不小于（D+1.2）mm，其中D为引线孔直径。 对于高密度数字电路，焊盘的最小直径可以为（D+1.0）mm。

PCB和电路的抗干扰措施：

印刷电路板的抗干扰设计与具体电路密切相关。 这里只介绍几种PCB抗干扰设计常用的措施。

1.电源线设计

根据印制电路板的电流，尽量增加电源线的宽度，降低回路电阻。 同时，使电源线和地线的方向与数据传输的方向一致，有助于增强抗噪声能力。

2. 地块设计

地线设计的原则是：

(1) 数字和模拟分开。 如果电路板上既有逻辑电路又有线性电路，则应尽量分开。 低频电路的接地尽量采用单点并联接地。 如果实际接线有困难，可以先部分串联，再并联。 高频电路应采用多点串联接地，地线短而租，高频元件周围尽量采用网格状大面积接地箔。

(2) 接地线应尽可能粗。 如果接地线是缝制的，接地电位会随着电流的变化而变化，从而降低抗噪声性能。 因此，接地线应加粗，使其能够通过印制板允许电流的三倍。 如果可能，接地线应大于2～3mm。

(3)接地线形成闭合回路。 对于仅由数字电路构成的印制板，将接地电路布置成簇状回路，可提高抗噪声能力。

4.去耦电容配置

PCB设计的常规方法之一是在PCB的每个关键部分配置合适的去耦电容。 去耦电容的一般配置原则是：

(1)电源输入端接10～100uF电解电容。 如果可能的话，最好连接100uF以上。

(2) 原则上每个集成电路芯片应配备一个0.01uF～0.1uF的陶瓷贴片电容。 在印制板间隙不足的情况下，可每1～10个芯片布置一个4～8PF的电容。

(3)对于抗噪能力弱、关机时功率变化大的器件，如RAM和ROM存储器件，应在芯片的电源线和地线之间直接接去耦电容。

5. 通孔设计

在高速PCB设计中，看似简单的过孔往往会给电路设计带来很大的负面影响。 为了减少过孔寄生效应带来的不利影响，我们可以在设计上尽力而为

(1)综合考虑成本和信号质量，选择合理的过孔尺寸。 例如，对于6-10层内存模块PCB设计，最好选择10/20MIL（钻孔/焊盘）过孔。 对于一些高密度的小尺寸板子，也可以尝试使用8/18mil的过孔。 在目前的技术条件下，很难使用更小的通孔（当孔的深度超过钻孔直径的6倍时，无法保证孔壁能均匀镀铜）； 对于电源或地的过孔，可以考虑更大的尺寸以降低阻抗

(2) PCB板上的信号走线尽量不要换层，即尽量不要使用不必要的过孔

(3) 电源和地的引脚应就近打孔。 过孔和引脚之间的引线越短越好

(4) 在信号层变化的过孔附近放置一些接地过孔，为信号提供最近的电路。 您甚至可以在 PCB 上放置大量冗余接地过孔

6、降低噪音和电磁干扰的一些经验

(1)如果可以使用低速芯片，则不需要高速芯片。 关键地方采用高速芯片

(2)可以通过串联电阻来降低控制电路上下沿的跳变率。

(3)尝试为继电器等提供某种形式的阻尼，如RC设置电流阻尼

(4) 使用满足系统要求的最低频率时钟。

(5) 时钟应尽可能靠近使用时钟的设备。 石英晶体振荡器的外壳应接地。 时钟区应由地线包围。 时钟线应尽可能短。 石英晶体下方和噪声敏感器件下方不得布线。 时钟、总线和片选信号应远离 I/O 线和连接器。 时钟线垂直于I/O线的干扰小于平行于I/O线的干扰

(6)未使用的门电路输入端不可悬空，未使用的运放正输入端接地，负输入端接输出端