のXNUMXつの要約 PCB プロダクションデザイン

1.レイアウト

まず、PCBのサイズを検討します。 PCB回路基板のサイズが大きすぎると、印刷行が長くなり、インピーダンスが増加し、ノイズ対策能力が低下し、コストが増加します。 小さすぎると熱放散が悪く、隣接する線が乱れやすくなります。 PCBのサイズを決定した後、特別なコンポーネントの位置を決定します。 最後に、回路のすべてのコンポーネントは、回路の機能ユニットに従って配置されます。

特別な要素の位置を決定するときは、次の原則を遵守する必要があります。

（1）高周波部品間の配線をできるだけ短くし、それらの分布パラメータと相互電磁干渉を減らすようにしてください。 干渉を受けやすいコンポーネントは互いに近すぎてはならず、入力コンポーネントと出力コンポーネントは可能な限り離れている必要があります。

（2）部品や配線によっては電位差が大きい場合がありますので、放電による偶発的な短絡を防ぐため、部品間の距離を大きくする必要があります。 高電圧の部品は、試運転時に触れにくい場所に配置する必要があります。

（3）印刷版の位置決め穴と固定支持体が占める位置は確保してください。

回路の機能ユニットによると、回路のすべてのコンポーネントのレイアウトは、次の原則に準拠する必要があります。

（1）各機能回路ユニットの位置を回路の流れに合わせて配置し、信号の流れに便利なレイアウトにし、信号をできるだけ同じ方向に保ちます。

（2）各機能回路のコアコンポーネントを中心とし、その周りにレイアウトします。 コンポーネントは、PCB上に均等に、きちんと、コンパクトに配置する必要があります。 コンポーネント間のリード線と接続は、可能な限り短くして短くする必要があります。

（3）高周波で動作する回路の場合、コンポーネント間の分布パラメータを考慮する必要があります。 一般的な回路の場合、コンポーネントは可能な限り並列に配置する必要があります。 このように、美しいだけでなく、組み立てや溶接が簡単で、大量生産も簡単です。

（4）回路基板の端にあるコンポーネントは、通常、回路基板の端から2mm以上離れています。 回路基板の最適な形状は長方形です。 アスペクト比は3：2から4：3です。 回路基板の表面サイズが200x150mmを超える場合は、回路基板の機械的強度を考慮する必要があります。

2.配線

配線の原理は次のとおりです。

（1）入出力端子に使用する導体は、隣接する並列を極力避けてください。 フィードバック結合を避けるために、ライン間にアース線を追加することをお勧めします。

（2）プリント導体の最小幅は、主に導体と絶縁ベースプレート間の接着強度とそれらを流れる電流によって決まります。

（3）プリント線の曲がりは一般に円弧であり、直角または夾角は高周波回路の電気的性能に影響を与えます。 また、大面積の銅箔の使用は避けてください。そうしないと、長時間加熱すると銅箔の膨張や脱落が起こりやすくなります。 広い面積の銅箔を使用する必要がある場合は、銅箔と基板の間の接着剤の加熱によって発生する揮発性ガスを排除するのに役立つグリッド形状を使用するのが最適です。

3.パッド

パッド中央の穴（インラインデバイス）は、デバイスのリード径よりわずかに大きくなっています。 パッドが大きすぎると、誤ったはんだ付けが発生しやすくなります。 パッドの外径Dは、一般に（D + 1.2）mm以上です。ここで、Dはリード穴の直径です。 高密度デジタル回路の場合、パッドの最小直径は（D + 1.0）mmにすることができます。

PCBおよび回路の干渉防止対策：

プリント回路基板の干渉防止設計は、特定の回路と密接に関連しています。 ここでは、PCBの干渉防止設計のいくつかの一般的な対策についてのみ説明します。

1.電源コードの設計

プリント基板の電流に応じて、電力線の幅を広げ、ループ抵抗を減らしてみてください。 同時に、電力線とアース線の方向をデータ伝送の方向と一致させることで、ノイズ対策能力を高めることができます。

2.ロットデザイン

アース線の設計の原則は次のとおりです。

（1）デジタルとアナログが分離されています。 回路基板上に論理回路と線形回路の両方がある場合は、可能な限り分離する必要があります。 低周波回路の接地は、可能な限り一点並列接地を採用してください。 実際の配線が難しい場合は、部分的に直列に接続してから並列に接続することができます。 高周波回路には多点直列接地を採用し、接地線は短くレンタルし、高周波部品の周囲には可能な限り大面積の接地箔のようなグリッドを使用します。

（2）アース線はできるだけ太くします。 アース線が縫線の場合、電流の変化に伴ってアース電位が変化するため、ノイズ対策性能が低下します。 したがって、アース線は、プリント基板の許容電流の2倍を流すことができるように太くする必要があります。 可能であれば、アース線は3〜XNUMXmm以上にする必要があります。

（3）アース線は閉ループを形成します。 デジタル回路のみで構成されたプリント基板の場合、接地回路はクラスターループに配置されているため、ノイズ対策能力を向上させることができます。

4.デカップリングコンデンサの構成

PCB設計の従来の方法のXNUMXつは、PCBの各主要部分に適切なデカップリングコンデンサを構成することです。 デカップリングコンデンサの一般的な構成原理は次のとおりです。

（1）電源入力端子は10〜100uFの電解コンデンサに接続されています。 可能であれば、100uF以上を接続することをお勧めします。

（2）原則として、各集積回路チップには、0.01uF〜0.1uFのセラミックチップコンデンサが装備されているものとする。 プリント基板のギャップが不足している場合は、1〜10チップごとに4〜8PFのコンデンサを配置できます。

（3）RAMやROMストレージデバイスなど、ノイズ耐性が弱く、シャットダウン時の電力変化が大きいデバイスの場合、デカップリングコンデンサを電源ラインとチップのアース線の間に直接接続する必要があります。

5.スルーホール設計

高速PCB設計では、一見単純なビアが回路設計に大きな悪影響をもたらすことがよくあります。 ビアの寄生効果による悪影響を低減するために、設計に最善を尽くすことができます

（1）コストと信号品質を考慮して、妥当なビアサイズが選択されます。 たとえば、6〜10層のメモリモジュールPCB設計の場合、10 / 20MIL（穴あけ/パッド）ビアを選択することをお勧めします。 一部の高密度の小型ボードでは、8 / 18milビアを使用することもできます。 現在の技術的条件では、より小さな貫通穴を使用することは困難です（穴の深さがドリル直径の6倍を超えると、穴の壁に銅を均一にめっきできることを保証できません）。 電源またはグランドのビアの場合、インピーダンスを下げるためにサイズを大きくすることを検討できます

（2）プリント基板上の信号経路は、可能な限り層を変更してはならない。つまり、不要なビアを可能な限り使用してはならない。

（3）電源とアースのピンは近くに穴を開けてください。 ビアとピンの間のリードが短いほど良い

（4）信号層の変更のビアの近くにいくつかの接地されたビアを配置して、信号に最も近い回路を提供します。 PCBに多数の冗長接地ビアを配置することもできます

6.ノイズと電磁干渉の低減に関する経験

（1）低速チップが使えれば、高速チップは必要ありません。 重要な場所で高速チップが使用されています

（2）一連の抵抗を使用して、制御回路の上端と下端のジャンプ率を下げることができます。

（3）RC設定電流ダンピングなど、リレーなどに何らかのダンピングを提供するようにしてください。

（4）システム要件を満たす最低周波数のクロックを使用します。

（5）時計は、時計を使用する装置にできるだけ近づけなければならない。 水晶発振器のシェルは接地する必要があります。 クロックエリアはアース線で囲まれている必要があります。 クロックラインは可能な限り短くする必要があります。 水晶振動子の下やノイズに敏感な装置の下には配線があってはなりません。 クロック、バス、およびチップ選択信号は、I / Oラインおよびコネクタから遠く離れている必要があります。 I / Oラインに垂直なクロックラインの干渉はI / Oラインに平行なクロックラインよりも小さい

（6）未使用のゲート回路の入力端を吊り下げず、未使用のオペアンプの正の入力端を接地し、負の入力端を出力端に接続する。