六大總結 PCB 生產設計

1.佈局

首先，考慮PCB的尺寸。 PCB電路板尺寸過大時，印製線長，阻抗增大，抗噪能力下降，成本增加； 太小，散熱差，相鄰線路容易受到干擾。 確定PCB尺寸後，確定特殊元件的位置。 最後，根據電路的功能單元排列電路的所有組件。

確定特殊要素的位置應遵循以下原則：

(1) 盡量縮短高頻元件之間的連線，盡量減少它們的分佈參數和相互間的電磁干擾。 易受干擾的元件之間不應太靠近，輸入和輸出元件應盡可能遠離。

(2) 某些元件或導線之間可能存在高電位差，因此應增加它們之間的距離，以避免放電引起意外短路。 高壓元件應佈置在調試時不易接觸的地方。

(3)應預留印版定位孔和固定支架所佔據的位置。

根據電路的功能單元，電路所有元件的佈局應符合以下原則：

(1)根據電路流向佈置各功能電路單元的位置，便於信號流向佈局，盡量保持信號方向一致。

(2)以各功能電路的核心元件為中心，圍繞其佈局。 元器件應均勻、整齊、緊湊地排列在PCB上。 元器件之間的引線和連接應盡可能減少和縮短。

(3)對於工作在高頻的電路，應考慮元件間的分佈參數。 對於一般電路，元件盡量並聯排列。 這樣，不僅美觀，而且易於組裝和焊接，易於批量生產。

(4) 位於電路板邊緣的元件一般離電路板邊緣不小於2mm。 電路板的最佳形狀是矩形。 縱橫比為 3:2 至 4:3。 當電路板表面尺寸大於200x150mm時，應考慮電路板的機械強度。

2.接線

接線原則如下：

(1) 輸入、輸出端子所用的導線應盡量避免相鄰平行。 線間最好加地線，避免反饋耦合。

(2)印製導體的最小寬度主要由導體與絕緣基板的粘合強度和流過的電流決定。

(3)印製線彎曲一般為圓弧形，直角或夾角在高頻電路中會影響電氣性能。 另外，盡量避免使用大面積的銅箔，否則長時間加熱容易發生銅箔膨脹和脫落。 當必須使用大面積的銅箔時，最好採用網格狀，這樣有利於排除銅箔與基板之間的粘合劑受熱產生的揮發性氣體。

3.墊

焊盤中心孔（直插式器件）略大於器件引線直徑。 焊盤過大，容易形成虛焊。 焊盤外徑D一般不小於（D+1.2）mm，其中D為引線孔直徑。 對於高密度數字電路，焊盤的最小直徑可以為（D+1.0）mm。

PCB和電路的抗干擾措施：

印刷電路板的抗干擾設計與具體電路密切相關。 這裡只介紹幾種PCB抗干擾設計常用的措施。

1.電源線設計

根據印製電路板的電流，盡量增加電源線的寬度，降低迴路電阻。 同時，使電源線和地線的方向與數據傳輸的方向一致，有助於增強抗噪聲能力。

2. 地塊設計

地線設計的原則是：

(1) 數字和模擬分開。 如果電路板上既有邏輯電路又有線性電路，則應盡量分開。 低頻電路的接地盡量採用單點並聯接地。 如果實際接線有困難，可以先部分串聯，再並聯。 高頻電路採用多點串聯接地，地線短而租，高頻元件周圍盡量採用網格狀大面積接地箔。

(2) 接地線應盡可能粗。 如果接地線是縫製的，接地電位會隨著電流的變化而變化，從而降低抗噪聲性能。 因此，接地線應加粗，使其能夠通過印製板允許電流的三倍。 如果可能，接地線應大於2～3mm。

(3)接地線形成閉合迴路。 對於僅由數字電路構成的印製板，將接地電路佈置成簇狀迴路，可提高抗噪聲能力。

4.去耦電容配置

PCB設計的常規方法之一是在PCB的每個關鍵部分配置合適的去耦電容。 去耦電容的一般配置原則是：

(1)電源輸入端接10～100uF電解電容。 如果可能的話，最好連接100uF以上。

(2) 原則上每個集成電路芯片應配備一個0.01uF～0.1uF的陶瓷貼片電容。 在印製板間隙不足的情況下，可每1～10個芯片佈置一個4～8PF的電容。

(3)對於抗噪能力較弱、關機時功率變化較大的器件，如RAM和ROM存儲器件，應在芯片的電源線和地線之間直接接去耦電容。

5. 通孔設計

在高速PCB設計中，看似簡單的過孔往往會給電路設計帶來很大的負面影響。 為了減少過孔寄生效應帶來的不利影響，我們可以在設計上盡力而為

(1)綜合考慮成本和信號質量，選擇合理的過孔尺寸。 例如，對於6-10層內存模塊PCB設計，最好選擇10/20MIL（鑽孔/焊盤）過孔。 對於一些高密度的小尺寸板子，也可以嘗試使用8/18mil的過孔。 在目前的技術條件下，難以使用較小的通孔（當孔的深度超過鑽孔直徑的6倍時，無法保證孔壁能均勻鍍銅）； 對於電源或地的過孔，可以考慮更大的尺寸以降低阻抗

(2) PCB板上的信號走線盡量不要換層，即盡量不要使用不必要的過孔

(3) 電源和地的引腳應就近打孔。 過孔和引腳之間的引線越短越好

(4) 在信號層變化的過孔附近放置一些接地過孔，為信號提供最近的電路。 您甚至可以在 PCB 上放置大量冗餘接地過孔

6、降低噪音和電磁干擾的一些經驗

(1)如果可以使用低速芯片，則不需要高速芯片。 關鍵地方採用高速芯片

(2)可以通過串聯電阻來降低控制電路上下沿的跳變率。

(3)嘗試為繼電器等提供某種形式的阻尼，如RC設置電流阻尼

(4) 使用滿足系統要求的最低頻率時鐘。

(5) 時鐘應盡可能靠近使用時鐘的設備。 石英晶體振盪器的外殼應接地。 時鐘區應由地線包圍。 時鐘線應盡可能短。 石英晶體下方和噪聲敏感器件下方不得佈線。 時鐘、總線和片選信號應遠離 I/O 線和連接器。 時鐘線垂直於I/O線的干擾小於平行於I/O線的干擾

(6)未使用的門電路輸入端不得懸空，未使用的運放正輸入端接地，負輸入端接輸出端