Sechs Resumé vun PCB Produktioun Design

1. Layout

Als éischt, betruecht d’Gréisst vum PCB. Wann d’Gréisst vum PCB Circuit Board ze grouss ass, ass d’gedréckte Linn laang, d’Impedanz erhéicht, d’Anti Geräischfäegkeet fällt erof an d’Käschte klamme; Wann et ze kleng ass, ass d’Hëtztofléisung schlecht, an déi ugrenzend Linnen sinn einfach ze stéieren. No der Bestëmmung vun der Gréisst vum PCB, bestëmmen d’Positioun vu spezielle Komponenten. Endlech sinn all Komponente vum Circuit arrangéiert no de funktionnellen Eenheeten vum Circuit.

Déi folgend Prinzipien gi beobachtet wann d’Positioun vu spezielle Elementer bestëmmt gëtt:

(1) Verkierzt d’Verdrahtung tëscht Héichfrequenzkomponenten sou vill wéi méiglech, a probéiert hir Verdeelungsparameter a géigesäiteg elektromagnetesch Amëschung ze reduzéieren. Komponente ufälleg fir Stéierunge sollen net ze no beienee sinn, an Input- an Ausgangskomponente solle sou wäit wéi méiglech sinn.

(2) Et kann en héije potenziellen Ënnerscheed tëscht e puer Komponenten oder Drot sinn, sou datt d’Distanz tëscht hinnen erhéicht soll ginn fir versehentlech Kuerzschluss duerch Entladung ze vermeiden. Komponente mat Héichspannung solle arrangéiert ginn op Plazen, déi net einfach ze beréieren wärend der Astellung sinn.

(3) D’Positioun besat vum Positionéierungslach vun der gedréckter Plack an der fixer Ënnerstëtzung gëtt reservéiert.

Geméiss der funktioneller Eenheet vum Circuit, soll de Layout vun alle Komponente vum Circuit de folgende Prinzipien entspriechen:

(1) Arrangéiert d’Positioun vun all funktionnelle Circuit Eenheet nom Circuitfloss, maacht de Layout bequem fir Signalfloss, an haalt d’Signal an der selwechter Richtung sou wäit wéi méiglech.

(2) Huelt d’Kärkomponente vun all funktionnelle Circuit als Zentrum a Layout ronderëm. D’Komponente solle gläichméisseg, propper a kompakt op der PCB arrangéiert ginn. D’Leads an d’Verbindungen tëscht Komponente solle sou wäit wéi méiglech reduzéiert a verkierzt ginn.

(3) Fir de Circuit dee mat héijer Frequenz funktionnéiert, solle d’Verdeelungsparameter tëscht Komponente berécksiichtegt ginn. Fir allgemeng Circuiten solle Komponente sou wäit wéi méiglech parallel arrangéiert ginn. Op dës Manéier ass et net nëmme schéin, awer och einfach ze montéieren an ze verschweißen, an einfach ze masseproduzéieren.

(4) Komponente um Rand vum Circuit Board sinn allgemeng net manner wéi 2 mm vum Rand vum Circuit Board. Déi bescht Form vum Circuit Board ass Rechteck. Den Aspekt Verhältnis ass 3: 2 op 4: 3. Wann d’Uewerflächegréisst vum Circuit Board méi grouss ass wéi 200x150mm, soll d’mechanesch Stäerkt vum Circuit Board berécksiichtegt ginn.

2. Verkabelung

D’Prinzipien vun der Drot sinn wéi follegt:

(1) D’Conduktoren, déi um Input an Output Terminal benotzt ginn, vermeiden niewendrun parallel sou wäit wéi méiglech. Et ass besser Buedemdrot tëscht de Linnen ze addéieren fir Feedback Kupplung ze vermeiden.

(2) D’Mindestbreedung vum gedréckten Dirigent gëtt haaptsächlech bestëmmt vun der Haftstäerkt tëscht dem Dirigent an der isoléierender Basisplack an dem Stroum, deen duerch si fléisst.

(3) D’Biegung vum gedréckte Drot ass allgemeng kreesfërmeg Bogen, an de richtege Wénkel oder abegraff Wénkel wäert d’elektresch Leeschtung am Héichfrequenzkrees beaflossen. Zousätzlech probéiert et ze vermeiden d’Benotzung vu grousse Beräicher Kupferfolie, soss ass d’Kupferfolie Expansioun a falen einfach ze geschéien wann se fir eng laang Zäit erhëtzt ginn. Wann e grousst Gebitt vu Kupferfolie muss benotzt ginn, ass et am beschten d’Gitterform ze benotzen, déi bäidréit fir de liichtflüchtege Gas ze eliminéieren deen duerch d’Heizung vum Klebstoff tëscht der Kupferfolie an dem Substrat generéiert gëtt.

3. Paddel

D’Pad Mëtt Lach (in-Line Apparat) ass liicht méi grouss wéi den Apparat Lead Duerchmiesser. Wann de Pad ze grouss ass, ass et einfach falsch Lötung ze bilden. De baussenzegen Duerchmiesser D vum Pad ass allgemeng net manner wéi (D + 1.2) mm, wou D den Duerchmiesser vum Bläihuel ass. Fir héich Dicht digital Kreesser kann de Minimum Duerchmiesser vum Pad (D + 1.0) mm sinn.

Anti Interferenz Moossname fir PCB a Circuit:

Den Anti-Amëschen Design vum gedréckte Circuit Board ass enk mat dem spezifesche Circuit verbonnen. Hei ginn nëmmen e puer allgemeng Moossname vum PCB Anti-Amëschen Design beschriwwen.

1. Stroumkabel Design

Geméiss dem Stroum vum gedréckte Circuit Board, probéiert d’Breet vun der Stroumleitung ze erhéijen an d’Loopresistenz ze reduzéieren. Zur selwechter Zäit, maacht d’Richtung vun der Stroumleitung a Buedemdrot konsequent mat der Direktioun vun der Datentransmission, wat hëlleft d’Anti Geräischfäegkeet ze verbesseren.

2. Lot Design

D’Prinzipien vum Buedemdrot Design sinn:

(1) Digital an Analog ginn getrennt. Wann et souwuel Logik Circuiten wéi och linear Circuiten um Circuit Board sinn, solle se sou wäit wéi méiglech getrennt sinn. Eenzege Punkt Parallelgrondung gëtt ugeholl fir d’Grondlage vun Nidderfrequenz Circuit sou wäit wéi méiglech. Wann et schwéier ass déi tatsächlech Drot ze verbannen, kann se deelweis a Serien ugeschloss sinn an dann parallel ugeschloss ginn. Multi-Punkt Serie Buedem wäert fir Héichfrequenz Circuit ugeholl ginn, de Buedemdrot soll kuerz a gelount sinn, a Gitter wéi grouss Fläche Buedemfolie soll sou wäit wéi méiglech ëm Héichfrequenz Komponente benotzt ginn.

(2) Den Äerddrot soll sou déck wéi méiglech sinn. Wann de Buedemdrot aus genaue Drot gemaach gëtt, ännert de Buedempotenzial mat der Verännerung vum Stroum, sou datt d’Anti Geräischer Leeschtung reduzéiert gëtt. Dofir soll de Buedemdrot verdickt ginn sou datt en dräimol den zulässlechen Stroum um gedréckten Tafel passéiere kann. Wa méiglech, soll de Buedemdrot méi wéi 2 ~ 3mm sinn.

(3) Den Äerddrot bildt eng zougemaach Loop. Fir gedréckte Brieder nëmmen aus digitale Circuiten zesummegesat, ass de Buedemkrees an enger Cluster Loop arrangéiert, wat d’Anti Geräisch Fäegkeet verbessere kann.

4. Decoupling Kondensator Konfiguratioun

Eng vun de konventionelle Methode vum PCB Design ass fir entspriechend Entkopplungskondensatoren op all Schlësselelement vun der PCB ze konfiguréieren. Den allgemenge Konfiguratiounsprinzip vum Entkopplungskondensator ass:

(1) D’Muecht Input Terminal ass verbonne mat 10 ~ 100uF elektrolytesche Kondensator. Wa méiglech, ass et besser méi wéi 100uF ze verbannen.

(2) Am Prinzip soll all integréierten Circuit Chip mat engem 0.01uF ~ 0.1uF Keramik Chip Kondensator ausgestatt sinn. Am Fall vun net genuch Spalt am gedréckte Board kann en 1 ~ 10PF Kondensator all 4 ~ 8 Chips arrangéiert ginn.

(3) Fir Apparater mat schwaache Kaméidi Resistenz a grousse Stroumännerung wärend der Uschaltung, sou wéi RAM a ROM Späicherapparater, soll d’Kopplungskondensatoren direkt tëscht der Stroumleitung an dem Buedemdrot vum Chip verbonne sinn.

5. Duerch Lach Design

Am Héichgeschwindegkeet PCB Design bréngen anscheinend einfach Vias dacks grouss negativ Effekter fir de Circuit Design. Fir déi negativ Effekter ze reduzéieren, verursaacht duerch déi parasitär Effekter vu Vias, kënne mir eist Bescht am Design probéieren

(1) Bedenkt d’Käschte an d’Signalqualitéit, eng raisonnabel Iwwergréisst gëtt gewielt. Zum Beispill, fir 6-10 Schicht Gedächtnis Modul PCB Design, ass et besser 10 / 20MIL (Buer / Pad) Vias ze wielen. Fir e puer héich Dicht kleng Brieder, kënnt Dir och probéieren 8 / 18mil Vias ze benotzen. Ënner den aktuellen technesche Bedéngungen ass et schwéier méi kleng duerch Lächer ze benotzen (wann d’Déift vum Lach 6 Mol de Buerduerchmiesser iwwerschreift, ass et net méiglech ze garantéieren datt d’Lachmauer eenheetlech mat Kupfer plated ka ginn); Fir Vias vu Kraaft oder Buedem kann eng méi grouss Gréisst ugesi ginn fir d’Impedanz ze reduzéieren

(2) D’Signal Routing op PCB Board däerf d’Schichten net sou wäit wéi méiglech änneren, dat heescht onnéideg Vias sollen net sou wäit wéi méiglech benotzt ginn

(3) D’Pins vun der Energieversuergung an dem Buedem sollen an der Géigend perforéiert ginn. Wat méi kuerz d’Leedung tëscht dem Via an dem Pin ass, wat besser

(4) Place e puer grondleeënd Vias bei de Vias vun der Signalschichtännerung fir den nootste Circuit fir d’Signal ze bidden. Dir kënnt souguer eng grouss Unzuel u redundante Buedemvira op der PCB leeën

6. E puer Erfarungen beim Reduzéieren vu Kaméidi an elektromagnetesche Stéierungen

(1) Wann Dir Low-Speed ​​Chips benotze kënnt, braucht Dir keng Héichgeschwindegkeet. Héichgeschwindeg Chips ginn op Schlëssel Plazen benotzt

(2) Eng Serie vu Widderstänn kënne benotzt gi fir de Sprongrate vun den ieweschten an ënneschten Kanten vum Kontrollkrees ze reduzéieren.

(3) Probéiert eng Form vun Dämpfung fir Relais, etc. ze bidden, sou wéi RC Astellung aktuell Dämpfung

(4) Benotzt déi niddregst Frequenz Auer déi de System Ufuerderunge entsprécht.

(5) D’Auer soll sou no wéi méiglech mam Apparat mat der Auer sinn. D’Schuel vum Quarzkristall Oszilléierer soll Buedem ginn. D’Auerberäich soll vum Buedemdrot ëmgi sinn. D’Auerlinn soll sou kuerz wéi méiglech sinn. Et däerf keng Drot ënner dem Quarzkristall an ënner dem Kaméidiempfindlechen Apparat sinn. Auer, Bus a Chip Selektiounssignaler solle wäit ewech vun der I / O Linn a Stecker sinn. D’Interferenz vun der Auerlinn senkrecht op I / O Linn ass manner wéi déi parallel zu I / O Linn

(6) Den Input Enn vum onbenotzte Gate Circuit däerf net suspendéiert ginn, de positiven Input Enn vum onbenotzten operationellen Verstärker soll Buedem ginn, an den negativen Input Enn soll mam Output Enn verbonne sinn