Tuttu u mondu sà chì per fà un Cunsigliu PCB hè di trasfurmà un schema schematicu cuncepitu in un veru circuitu PCB. Per piacè ùn sottovalutate micca stu prucessu. Ci sò parechje cose chì travaglianu in principiu, ma sò difficiuli di ottene in ingegneria, o Ciò chì l’altri ponu ghjunghje, l’altri ùn ponu micca. Per quessa, ùn hè micca difficiule di fà una scheda PCB, ma ùn hè micca faciule fà una scheda PCB bè.

E duie difficultà maiò in u campu di a microelettronica sò u trattamentu di i signali d’alta frequenza è i signali debuli. In questu sensu, u livellu di a produzzione di PCB hè particularmente impurtante. U listessu principiu di disignu, i stessi cumpunenti, è PCB prudutte da diverse persone anu risultati diffirenti. , Allora cumu pudemu fà una bona scheda PCB? Basatu nantu à a nostra sperienza passata, vogliu parlà di e mo opinioni nantu à i seguenti aspetti:

1. U scopu di u disignu deve esse chjaru

Riceve un compitu di cuncepimentu, duvemu prima chjarificà i so scopi di cuncepimentu, s’ellu si tratta di una scheda PCB ordinaria, una scheda PCB d’alta freccia, una scheda PCB di trasfurmazione di signali chjuchi, o una scheda PCB cù un processu di signale d’alta frequenza è di piccula frequenza. S’ellu hè una scheda PCB ordinaria, finu à chì u layout è u cablaggio sò ragiunate è in ordine, è e dimensioni meccaniche sò precise, s’ellu ci sò linee di carica media è lunghe, certe misure devenu esse aduprate per riduce a carica, è a longa durata. a linea deve esse rinfurzata per guidà, è u focu hè di prevene riflessioni longu.

Quandu ci sò linee di signale più di 40MHz nantu à u bordu, considerazioni speciali deve esse fatte à sti linee di signale, cum’è crosstalk trà e linee. Se a frequenza hè più altu, ci saranu restrizioni più strette nantu à a durata di u filatu. Sicondu a teoria di a rete di paràmetri distribuiti, l’interazzione trà i circuiti d’alta veloce è u so cablaggio hè un fattore decisivu è ùn pò esse ignoratu in u disignu di u sistema. Quandu a velocità di trasmissione di a porta aumenta, l’uppusizione nantu à e linee di signale aumenterà in cunseguenza, è a diafonia trà e linee di signali adiacenti cresce proporzionalmente. In generale, u cunsumu di energia è a dissipazione di u calore di i circuiti d’alta veloce sò ancu assai grande, cusì facemu PCB d’alta veloce. Attenzioni abbastanza deve esse pagatu.

Quandu ci sò signali debuli millivolt o ancu microvolt in u bordu, sti linee di signali necessitanu una attenzione particulari. I signali chjuchi sò troppu debuli è sò assai suscettibili à l’interferenza da altri signali forti. E misure di schermatura sò spessu necessarie, altrimenti riduceranu assai u rapportu signal-to-noise. In u risultatu, u signale utile hè sottumessu à u rumore è ùn pò micca esse estratti in modu efficace.

A cumissioni di u bordu deve esse cunsideratu ancu in a fase di cuncepimentu. U locu fisicu di u puntu di prova, l’isolamentu di u puntu di prova è altri fattori ùn ponu esse ignorati, perchè certi signali chjuchi è signali d’alta frequenza ùn ponu micca direttamente aghjuntu à a sonda per a misurazione.

In più, altri fattori ligati deve esse cunsideratu, cum’è u numeru di strati di u bordu, a forma di pacchettu di i cumpunenti utilizati, è a forza meccanica di u bordu. Prima di fà una scheda PCB, duvete avè una bona idea di i scopi di cuncepimentu per u disignu.

2. Capisce i bisogni di layout è routing per e funzioni di i cumpunenti utilizati

Sapemu chì certi cumpunenti speciali anu esigenze speciali in u layout è u cablaggio, cum’è l’amplificatori di signali analogici utilizati da LOTI è APH. L’amplificatori di signali analogici necessitanu una putenza stabile è una piccula ondulazione. Mantene a parte di u signale analogicu u più luntanu pussibule da u dispusitivu di putenza. Nantu à u bordu OTI, a piccula parte di amplificazione di u signale hè ancu appositamente dotata di un scudo per scherma l’interferenza elettromagnetica vaga. U chip GLINK utilizatu nantu à u bordu NTOI usa a tecnulugia ECL, chì cunsuma assai putenza è genera calore. Una cunsiderazione speciale deve esse datu à u prublema di dissipazione di u calore in u layout. Se a dissipazione di u calore naturali hè aduprata, u chip GLINK deve esse postu in un locu cù una circulazione d’aria relativamente liscia. , È u calore radiatu ùn pò micca avè un grande impattu nantu à altri chips. Se u bordu hè furnutu cù parlanti o altri apparecchi d’alta putenza, pò causà una contaminazione seria à l’alimentazione. Stu puntu deve ancu esse pigliatu seriu.

Trè, cunsiderazione di u layout di cumpunenti

U primu fattore chì deve esse cunsideratu in u layout di cumpunenti hè a prestazione elettrica. Mettite cumpunenti cù ligami stretti inseme quant’è pussibule, soprattuttu per qualchi linea d’alta veloce, fateli u più brevi durante u layout, u signale di putenza è i picculi cumpunenti di signali Per esse separati. Nantu à a premessa di scuntrà u rendiment di u circuitu, i cumpunenti deve esse pusatu bè è belli, è faciuli à pruvà. A dimensione meccanica di u bordu è u locu di u socket deve ancu esse cunsideratu currettamente.

A messa in terra è u tempu di ritardu di trasmissione nantu à a linea di interconnessione in u sistema d’alta veloce sò ancu i primi fattori chì deve esse cunsideratu in u disignu di u sistema. U tempu di trasmissione nantu à a linea di signale hà una grande influenza nantu à a velocità generale di u sistema, in particulare per i circuiti ECL d’alta velocità. Ancu s’è u bloccu di circuitu integratu stessu hè assai veloce, hè duvuta à l’usu di e linee di interconnessione ordinariu nantu à u backplane (a lunghezza di ogni linea di 30cm hè di circa A quantità di ritardu di 2ns) aumenta u tempu di ritardu, chì pò riduce assai a velocità di u sistema. . Cum’è i registri di shift, i contatori sincroni è altri cumpunenti di travagliu sincroni sò megliu posti nantu à a stessa scheda plug-in, perchè u tempu di ritardu di trasmissione di u signale di u clock à diverse schede plug-in ùn hè micca uguale, chì pò causà à u registru di shift per pruduce un errore maiò. Nant’à una tavola, induve a sincronizazione hè a chjave, a durata di e linee di u clock cunnessi da a fonte di u clock cumunu à i pannelli plug-in deve esse uguali.