誰もがそれを作ることを知っています PCBボード 設計された回路図を実際のPCB回路基板に変えることです。 このプロセスを過小評価しないでください。 原理的には機能するが、エンジニアリングでは達成するのが難しいこと、または他の人が達成できること、他の人が達成できないことはたくさんあります。 したがって、PCBボードを作ることは難しくありませんが、PCBボードをうまく作ることは容易ではありません。

マイクロエレクトロニクスの分野におけるXNUMXつの大きな問題は、高周波信号と弱い信号の処理です。 この点で、PCB生産のレベルは特に重要です。 同じ原理設計、同じコンポーネント、および異なる人々によって製造されたPCBは、異なる結果をもたらします。 、では、どうすれば優れたPCBボードを作成できますか？ 私たちの過去の経験に基づいて、私は以下の側面についての私の見解について話したいと思います。

1.設計目標は明確でなければなりません

設計タスクを受け取ったら、まず、通常のPCBボード、高周波PCBボード、小信号処理PCBボード、または高周波と小信号処理の両方を備えたPCBボードであるかどうかの設計目標を明確にする必要があります。 通常のプリント基板の場合、レイアウトと配線が合理的で整然としていて、機械的寸法が正確である限り、中程度の負荷ラインと長いラインがある場合は、負荷を減らすために特定の対策を講じる必要があります。ラインはドライブするために強化されなければならず、焦点は長いラインの反射を防ぐことです。

ボード上に40MHzを超える信号ラインがある場合、ライン間のクロストークなど、これらの信号ラインに特別な考慮を払う必要があります。 周波数が高いほど、配線の長さの制限が厳しくなります。 分散パラメータのネットワーク理論によれば、高速回路とその配線の間の相互作用が決定的な要因であり、システム設計では無視できません。 ゲートの伝送速度が増加すると、それに応じて信号線の反対が増加し、隣接する信号線間のクロストークが比例して増加します。 一般的に、高速回路の消費電力や放熱量も非常に大きいため、高速PCBを使用しています。 十分な注意を払う必要があります。

ボード上にミリボルトまたはマイクロボルトレベルの弱い信号がある場合、これらの信号ラインには特別な注意が必要です。 小信号は弱すぎて、他の強い信号からの干渉を受けやすくなります。 多くの場合、シールド対策が必要です。そうしないと、信号対雑音比が大幅に低下します。 その結果、有用な信号がノイズに浸され、効果的に抽出できなくなります。

ボードの試運転も設計段階で検討する必要があります。 一部の小信号や高周波信号は測定のためにプローブに直接追加できないため、テストポイントの物理的な位置、テストポイントの分離、およびその他の要因を無視することはできません。

さらに、ボードの層数、使用するコンポーネントのパッケージ形状、ボードの機械的強度など、その他の関連する要素を考慮する必要があります。 PCBボードを作成する前に、設計の設計目標についてよく理解しておく必要があります。

2.使用するコンポーネントの機能のレイアウトとルーティングの要件を理解します

LOTIやAPHで使用されるアナログ信号増幅器など、一部の特別なコンポーネントには、レイアウトと配線に特別な要件があることがわかっています。 アナログ信号増幅器には、安定した電力と小さなリップルが必要です。 アナログ小信号部はパワーデバイスからできるだけ離してください。 OTIボードでは、小信号増幅部にも、漂遊電磁干渉を遮断するシールドが特別に装備されています。 NTOIボードで使用されているGLINKチップは、大量の電力を消費して熱を発生するECLテクノロジーを使用しています。 レイアウトの熱放散の問題には特別な配慮が必要です。 自然熱放散を使用する場合、GLINKチップは比較的スムーズな空気循環のある場所に配置する必要があります。 、そして放射された熱は他のチップに大きな影響を与えることはできません。 ボードにスピーカーやその他の高出力デバイスが装備されている場合、電源に深刻な汚染を引き起こす可能性があります。 この点も真剣に受け止めるべきです。

XNUMX、コンポーネントのレイアウトの検討

コンポーネントのレイアウトで考慮しなければならない最初の要素は、電気的性能です。 特に一部の高速回線では、接続が緊密なコンポーネントをできるだけ一緒に配置し、レイアウト、電力信号、および小信号コンポーネントを分離するときにできるだけ短くします。 回路性能を満たすことを前提として、コンポーネントはきちんと美しく配置され、テストが容易でなければなりません。 ボードの機械的サイズとソケットの位置も慎重に検討する必要があります。

高速システムの相互接続ラインでの接地と伝送遅延時間も、システム設計で最初に考慮すべき要素です。 信号線の伝送時間は、特に高速ECL回路の場合、システム全体の速度に大きな影響を与えます。 集積回路ブロック自体は非常に高速ですが、バックプレーンで通常の相互接続ラインを使用しているため（各30cmラインの長さは約2nsの遅延量）、遅延時間が長くなり、システム速度が大幅に低下する可能性があります。 シフトレジスタと同様に、同期カウンタと他の同期動作コンポーネントは、同じプラグインボードに配置するのが最適です。これは、異なるプラグインボードへのクロック信号の送信遅延時間が等しくないため、シフトレジスタがメジャーエラー。 同期が重要なXNUMXつのボードでは、共通のクロックソースからプラグインボードに接続されるクロックラインの長さが等しくなければなりません。