Jidderee weess, datt eng maachen PCB Verwaltungsrot ass en entworf schemateschen Diagramm an e richtege PCB Circuit Board ze maachen. Ënnerschätzt w.e.g. dëse Prozess net. Et gi vill Saachen déi am Prinzip funktionnéieren, awer am Ingenieur schwéier z’erreechen sinn, oder Wat anerer erreechen kënnen, anerer kënnen net. Dofir ass et net schwéier e PCB Board ze maachen, awer et ass net einfach e PCB Board gutt ze maachen.

Déi zwee grouss Schwieregkeeten am Beräich vun der Mikroelektronik sinn d’Veraarbechtung vun Héichfrequenzsignaler a schwaache Signaler. An dëser Hisiicht ass den Niveau vun der PCB Produktioun besonnesch wichteg. Dee selwechte Prinzip Design, déiselwecht Komponenten, a PCBs produzéiert vu verschiddene Leit hu verschidde Resultater. , Wéi kënne mir dann eng gutt PCB Verwaltungsrot maachen? Baséierend op eiser vergaangener Erfahrung, géif ech gär iwwer meng Meenung iwwer déi folgend Aspekter schwätzen:

1. Design Ziler muss kloer sinn

Kritt eng Design Aufgab, musse mir éischt seng Design Ziler klären, ob et eng gewéinlech PCB Verwaltungsrot, eng héich-Frequenz PCB Verwaltungsrot, eng kleng Signal Veraarbechtung PCB Verwaltungsrot, oder engem PCB Verwaltungsrot mat souwuel héich Frequenz a kleng Signal Veraarbechtung. Wann et e gewéinleche PCB Board ass, soulaang wéi de Layout an d’Verdrahtung raisonnabel an uerdentlech sinn, an déi mechanesch Dimensiounen korrekt sinn, wann et mëttelbelaaschtungslinnen a laang Linnen sinn, musse verschidde Moossname benotzt ginn fir d’Laascht ze reduzéieren, an déi laang Linnen. Linn muss gestäerkt ginn fir ze fueren, an de Fokus ass fir laang Linnreflexiounen ze vermeiden.

Wann et Signallinnen iwwer 40MHz um Bord sinn, sollten speziell Iwwerleeunge fir dës Signallinne gemaach ginn, wéi zum Beispill Crosstalk tëscht Linnen. Wann d’Frequenz méi héich ass, ginn et méi streng Restriktiounen op d’Längt vun der Drot. No der Reseau Theorie vun verdeelt Parameteren, ass d’Interaktioun tëscht Héich-Vitesse Circuits an hir wiring en entscheedende Faktor an kann net am System Design ignoréiert ginn. Wéi d’Transmissiounsgeschwindegkeet vum Paart eropgeet, wäert d’Oppositioun op de Signallinnen entspriechend eropgoen, an de Crosstalk tëscht benachbaren Signallinne wäert proportional eropgoen. Generell sinn d’Energieverbrauch an d’Hëtztvergëftung vu High-Speed-Circuit och ganz grouss, also maache mir High-Speed-PCBs. Genug Opmierksamkeet sollt bezuelt ginn.

Wann et Millivolt oder souguer Mikrovolt-Niveau schwaach Signaler um Bord sinn, brauche dës Signallinnen speziell Opmierksamkeet. Kleng Signaler sinn ze schwaach a si ganz ufälleg fir Interferenz vun anere staarke Signaler. Shielding Moossname sinn dacks néideg, soss wäerten se d’Signal-to-Geräusch Verhältnis staark reduzéieren. Als Resultat gëtt dat nëtzlecht Signal duerch Kaméidi ënnergeet a kann net effektiv extrahéiert ginn.

D’Commissioning of the Board soll och an der Designphase berücksichtegt ginn. Déi physesch Lag vum Testpunkt, d’Isolatioun vum Testpunkt an aner Faktoren kënnen net ignoréiert ginn, well e puer kleng Signaler an Héichfrequenz Signaler kënnen net direkt an d’Sonde fir d’Messung bäigefüügt ginn.

Zousätzlech sollten aner verbonne Faktoren berücksichtegt ginn, wéi d’Zuel vun de Schichten vum Board, d’Packageform vun de benotzte Komponenten an d’mechanesch Kraaft vum Board. Ier Dir e PCB Board maacht, musst Dir eng gutt Iddi vun den Designziler fir den Design hunn.

2. Verstinn d’Ufuerderunge vum Layout a Routing fir d’Funktioune vun de benotzte Komponenten

Mir wëssen, datt e puer speziell Komponente speziell Ufuerderunge am Layout an wiring hunn, wéi déi Analog Signal Verstäerker vun LOTI an APH benotzt. D’analog Signal Verstäerker erfuerdert stabil Kraaft a kleng Ripple. Halt den analoge klengen Signaldeel sou wäit wéi méiglech vum Stroumapparat ewech. Op der OTI Board ass de klenge Signal Verstäerkungsdeel och speziell mat engem Schëld ausgestatt fir déi stray elektromagnetesch Interferenz ze schützen. De GLINK Chip, deen op der NTOI Board benotzt gëtt, benotzt ECL Technologie, déi vill Kraaft verbraucht an Hëtzt generéiert. Besonnesch berücksichtegt muss de Wärmevergëftungsproblem am Layout ginn. Wann natierlech Hëtzt dissipation benotzt gëtt, muss de GLINK Chip op enger Plaz mat relativ glat Loft Circulatioun Plaz gesat ginn. , An d’Hëtztstrahlung kann net e groussen Impakt op aner Chips hunn. Wann de Verwaltungsrot mat Spriecher oder aner héich-Muecht Apparater equipéiert ass, kann et sérieux Pollutioun un der Muecht Fourniture Ursaach. Dëse Punkt soll och eescht geholl ginn.

Dräi, Iwwerleeung vun Komponent Layout

Den éischte Faktor deen am Layout vun de Komponenten berücksichtegt muss ginn ass elektresch Leeschtung. Stellt Komponente mat enk Verbindungen zesummen sou vill wéi méiglech, virun allem fir e puer héich-Vitesse Linnen, maachen hinnen esou kuerz wéi méiglech während Layout, Muecht Signal a kleng Signal Komponente ze trennen. Op der Viraussetzung fir d’Performance vum Circuit ze treffen, mussen d’Komponente ordentlech a schéin plazéiert ginn, an einfach ze testen. D’mechanesch Gréisst vum Board an d’Plaz vun der Socket muss och suergfälteg berücksichtegt ginn.

D’Grondlag an d’Transmissiounsverzögerungszäit op der Verbindungslinn am High-Speed-System sinn och déi éischt Faktoren, déi am Systemdesign berücksichtegt ginn. D’Transmissiounszäit op der Signallinn huet e groussen Afloss op d’Gesamtsystemgeschwindegkeet, besonnesch fir High-Speed-ECL Circuits. Och wann den integréierte Circuitblock selwer ganz séier ass, ass et wéinst der Benotzung vun gewéinleche Verbindungslinnen op der Backplane (d’Längt vun all 30cm Linn ass ongeféier. . Wéi Schichtregistere sinn Synchronzähler an aner Synchron-Aarbechtskomponenten am beschten op deeselwechte Plug-in Board plazéiert, well d’Transmissiounsverzögerungszäit vum Auersignal op verschidde Plug-in Boards net gläich ass, wat d’Verschiebungsregister verursaache kann. grousse Feeler. Op engem Bord, wou d’Synchroniséierung de Schlëssel ass, muss d’Längt vun den Auerlinnen, déi vun der gemeinsamer Auerquell an de Plug-in Boards verbonne sinn, gläich sinn.