Oni atentu PCB dezajno

Miskompreno 1: la PCB-projektaj postuloj de ĉi tiu tabulo ne estas altaj, do uzu pli maldikan draton kaj aŭtomatan tukon.

Komenti pri: Aŭtomata drataro devas okupi pli grandan PCB-areon, samtempe, multoble pli ol la mana drataro, granda en grupaj produktoj, prezo de fabrikanto de PCB konsiderante la faktorojn krom komercaj faktoroj, estas la linio-larĝo kaj nombro de truoj, kiuj influas la rendimento de PCB kaj la konsumo de iom da nombro, krom la kosto de provizanto, ankaŭ donas la prezon por trovi la kialon.

Mito 2: Ĉi tiuj busaj signaloj estas tirataj de rezistiloj por senti sin pli sekuraj.

Komentoj: Signaloj devas esti tiritaj supren kaj malsupren pro multaj kialoj, sed ne ĉiuj. Tiru reziston por tiri supren kaj malsupren unu enigan signalon, la kurento estas sub kelkaj mikroamperoj, sed vetura signalo, la fluo atingos miliamperojn, nun la sistemo ofte estas la 32-bita adreso, eble 244/245 post izolado de buso kaj alia signalo, estas tirita, kelkaj vatoj da elektrokonsumo sur la rezisto.

Komentoj: Se la neuzata I / O-haveno estas interrompita, iom da enmiksiĝo de ekstere povas fariĝi la eniga signalo de ripetita oscilado, kaj la elektrokonsumo de MOS-aparatoj baze dependas de la nombro de pordegoj. Se vi levos ĝin, ĉiu pinglo ankaŭ havos aktualajn mikroamperojn, do la plej bona maniero estas agordi ĝin por eliro (kompreneble, neniu alia pelita signalo ekstere).

Mito 4: Restas tiom multaj pordoj en ĉi tiu FPGA, do ni faru ĝin

Komentoj: La elektrokonsumo de FGPA estas proporcia al la nombro da uzitaj flikflakoj kaj la nombro de ĵetiloj, do la elektrokonsumo de la sama FPGA-modelo povas malsami je 100 fojoj laŭ malsamaj cirkvitoj en malsamaj tempoj. Minimumigi la nombron de flikflakoj al alta rapido estas la fundamenta metodo por redukti konsumon de FPGA.

Mito 5: La elektrokonsumo de ĉi tiuj malgrandaj blatoj estas tro malalta por zorgi

Komenti pri: ABT16244 konsumas malpli ol 1 ma sen ŝarĝo, sed ĝia indekso estas, ke ĉiu pinglo povas stiri ŝarĝon de 60mA (kiel rezisto kongruanta kun dekoj da omo), tio estas la maksimuma potenca konsumo de 60 * 16 = 960mA ĉe plena ŝarĝi. Kompreneble, nur la potenca kurento estas tiel forta, ke la varmo falas sur la ŝarĝon.

Mito 6: Estas tiom da kontrolaj signaloj en la memoro, ke mi nur bezonas OE kaj WE-signalojn sur ĉi tiu tabulo, tiel ke la datumoj aperos multe pli rapide dum legado.

Komentoj: La elektrokonsumo de plej multe de la memoro estos pli ol 100 fojojn pli granda kiam icoselektado efikas (nekonsiderante OE kaj NI) ol kiam pecetselektado ne estas, tiel ke CS devus esti uzita por kontroli la peceton kiam eble kaj la larĝon de peceto elektopulso devas esti reduktita laŭeble se aliaj postuloj estas plenumitaj.

Mito 7: Kiel ĉi tiuj signaloj rapidis? Dum ĝi estas bona matĉo, ĝi povas esti forigita

Komentoj: Aldone al kelkaj specifaj signaloj (kiel 100BASE-T, CML), estas superpafitaj, se ĝi ne estas tre granda, ne nepre devas egali, eĉ se la matĉo ne estas la plej bona matĉo. Ĉar TTL-eliga impedanco estas malpli ol 50 omo, aŭ eĉ 20 omo, se en tia granda kongruo ilia rezisto, la kurento estas tre granda, elektrokonsumo estas neakceptebla, kaj signala amplekso estos tro malgranda por uzi, ekzemple averaĝa eliga signalo en la eligo de alta nivelo kaj malalta eliga impedanco de elektro en ordinaraj tempoj ne samas, ankaŭ ne kongruas ĝuste. Tial, la kongruo de TTL, LVDS, 422 kaj aliaj signaloj povas esti akceptita kondiĉe ke superpafado atingiĝas.

Mito 8: Redukti elektrokonsumon estas afero de aparataro, kaj programoj havas nenion komunan.

Komenti pri: Aparataro estas nur scenejo, sed la spektaklo estas programaro, preskaŭ ĉiu blato sur la busa aliro, ĉiu signala ĵeto preskaŭ estas kontrolata de programaro. Se la programaro povas redukti la alirtempojn de ekstera memoro (pli da uzo de registraj variabloj, pli da uzo de interna CACHE, ktp.), Ĝustatempa respondo al interrompoj (interrompoj kutime estas malaltaj nivelaj efikaj kun streĉa rezisto) kaj aliaj specifaj rimedoj por specifaj estraroj bonege kontribuos al la redukto de elektrokonsumo