site logo

पीसीबी डिजाइन में कुछ गलतियां होंगी

ध्यान देना चाहिए पीसीबी डिज़ाइन

भ्रांति 1: इस बोर्ड की पीसीबी डिजाइन आवश्यकताएं अधिक नहीं हैं, इसलिए पतले तार और स्वचालित कपड़े का उपयोग करें।

पर टिप्पणी: स्वचालित वायरिंग को बड़े पीसीबी क्षेत्र पर कब्जा करना चाहिए, एक ही समय में, मैनुअल वायरिंग होल से कई गुना अधिक, बैच उत्पादों में बड़ा, पीसीबी निर्माता मूल्य व्यावसायिक कारकों के अलावा कारकों पर विचार करते हुए, लाइन की चौड़ाई और छेद की संख्या है, जो प्रभावित करते हैं पीसीबी की उपज और बिट संख्या की खपत, आपूर्तिकर्ता की लागत को बचाने के लिए, कारण खोजने के लिए कीमत भी दें।

आईपीसीबी

मिथक 2: इन बस संकेतों को प्रतिरोधों द्वारा सुरक्षित महसूस करने के लिए खींचा जाता है।

टिप्पणियाँ: सिग्नल को कई कारणों से ऊपर और नीचे खींचने की आवश्यकता होती है, लेकिन सभी नहीं। एकल इनपुट सिग्नल को ऊपर और नीचे खींचने के लिए प्रतिरोध खींचें, करंट कुछ माइक्रोएम्प्स से नीचे है, लेकिन एक ड्राइविंग सिग्नल, करंट मिलीमीटर तक पहुंच जाएगा, अब सिस्टम अक्सर 32-बिट एड्रेस डेटा होता है, इसके बाद 244/245 हो सकता है बस और अन्य सिग्नल के अलगाव, प्रतिरोध पर बिजली की खपत के कुछ वाट खींचे जाते हैं।

टिप्पणियाँ: यदि अप्रयुक्त I / O पोर्ट को निलंबित कर दिया जाता है, तो बाहर से थोड़ा हस्तक्षेप बार-बार दोलन का इनपुट सिग्नल बन सकता है, और MOS उपकरणों की बिजली की खपत मूल रूप से गेट फ़्लिपिंग की संख्या पर निर्भर करती है। यदि आप इसे ऊपर खींचते हैं, तो प्रत्येक पिन में करंट के माइक्रोएम्पीयर भी होंगे, इसलिए इसे आउटपुट पर सेट करने का सबसे अच्छा तरीका है (बेशक, कोई अन्य संचालित सिग्नल बाहर नहीं)।

मिथक 4: इस FPGA में बहुत सारे दरवाजे बचे हैं, तो चलिए करते हैं

टिप्पणियाँ: FGPA की बिजली की खपत इस्तेमाल किए गए फ्लिप-फ्लॉप की संख्या और फ़्लिप की संख्या के समानुपाती होती है, इसलिए एक ही FPGA मॉडल की बिजली की खपत अलग-अलग समय में अलग-अलग सर्किट में 100 गुना भिन्न हो सकती है। एफपीजीए बिजली की खपत को कम करने के लिए उच्च गति पर फ्लिप-फ्लॉप की संख्या को कम करना मौलिक तरीका है।

मिथक 5: इन छोटे चिप्स की बिजली की खपत चिंता करने के लिए बहुत कम है

पर टिप्पणी: एक ABT16244 बिना लोड के 1 एमए से कम की खपत करता है, लेकिन इसका सूचकांक यह है कि प्रत्येक पिन 60mA (जैसे कि दसियों ओम के प्रतिरोध से मेल खाने वाला प्रतिरोध) का भार चला सकता है, यानी अधिकतम बिजली की खपत 60 * 16 = 960mA पूर्ण रूप से भार। बेशक, यह सिर्फ इतना है कि बिजली का करंट इतना तेज होता है कि लोड पर गर्मी पड़ रही है।

मिथक 6: मेमोरी में इतने सारे कंट्रोल सिग्नल होते हैं, मुझे इस बोर्ड पर केवल OE और WE सिग्नल का उपयोग करने की आवश्यकता होती है, ताकि पढ़ते समय डेटा बहुत तेजी से निकल सके।

टिप्पणियाँ: जब चिप चयन नहीं होता है तो चिप चयन प्रभावी होने पर अधिकांश मेमोरी की बिजली खपत 100 गुना अधिक होगी (ओई और हम की परवाह किए बिना), इसलिए जब भी संभव हो चिप को नियंत्रित करने के लिए सीएस का उपयोग किया जाना चाहिए और चिप की चौड़ाई यदि अन्य आवश्यकताओं को पूरा किया जाता है तो चयन पल्स को यथासंभव कम किया जाना चाहिए।

मिथक 7: इन संकेतों को कैसे पहुँचाया गया है? जब तक यह एक अच्छा मैच है, इसे खत्म किया जा सकता है

टिप्पणियाँ: कुछ विशिष्ट संकेतों के अलावा (जैसे कि 100BASE-T, CML), ओवरशॉट हैं, जब तक कि यह बहुत बड़ा न हो, मैच की आवश्यकता नहीं है, भले ही मैच सबसे अच्छा मैच न हो। चूंकि टीटीएल आउटपुट प्रतिबाधा 50 ओम या 20 ओम से भी कम है, अगर इतने बड़े मैच में उनका प्रतिरोध, करंट बहुत बड़ा है, बिजली की खपत अस्वीकार्य है, और सिग्नल का आयाम उपयोग करने के लिए बहुत छोटा होगा, औसत आउटपुट सिग्नल का कहना है सामान्य समय में बिजली के उच्च स्तर और निम्न उत्पादन प्रतिबाधा का उत्पादन समान नहीं होता है, यह भी बिल्कुल मेल नहीं खाता है। इसलिए, टीटीएल, एलवीडीएस, 422 और अन्य संकेतों के मिलान को तब तक स्वीकार किया जा सकता है जब तक कि ओवरशूट हासिल नहीं हो जाता।

मिथक 8: बिजली की खपत कम करना हार्डवेयर कर्मियों का मामला है, और सॉफ्टवेयर का इससे कोई लेना-देना नहीं है।

पर टिप्पणी: हार्डवेयर सिर्फ एक मंच है, लेकिन शो सॉफ्टवेयर है, बस पहुंच पर लगभग हर चिप, हर सिग्नल फ्लिप लगभग सॉफ्टवेयर द्वारा नियंत्रित होता है। यदि सॉफ़्टवेयर बाहरी मेमोरी (रजिस्टर चर का अधिक उपयोग, आंतरिक कैश का अधिक उपयोग, आदि) के एक्सेस समय को कम कर सकता है, तो इंटरप्ट के लिए समय पर प्रतिक्रिया (रुकावट आमतौर पर पुल-अप प्रतिरोध के साथ निम्न स्तर प्रभावी होते हैं) और अन्य विशिष्ट उपायों के लिए विशिष्ट बोर्ड बिजली की खपत में कमी के लिए महान योगदान देंगे