याकडे लक्ष दिले पाहिजे पीसीबी डिझाइन

गैरसमज 1: या बोर्डाच्या पीसीबी डिझाइन आवश्यकता जास्त नाहीत, म्हणून पातळ वायर आणि स्वयंचलित कापड वापरा.

टिप्पणी करा: स्वयंचलित वायरिंगने मोठे पीसीबी क्षेत्र व्यापले पाहिजे, त्याच वेळी, मॅन्युअल वायरिंग होलपेक्षा कित्येक पटीने जास्त, बॅच उत्पादनांमध्ये मोठे, पीसीबी निर्मात्याची किंमत व्यावसायिक घटकांव्यतिरिक्त घटकांचा विचार करून, ओळीची रुंदी आणि छिद्रांची संख्या, जे प्रभावित करते पीसीबीचे उत्पन्न आणि बिट नंबरचा वापर, पुरवठादाराचा खर्च वाचवा, कारण शोधण्यासाठी किंमत देखील द्या.

गैरसमज 2: सुरक्षित वाटण्यासाठी हे बस सिग्नल प्रतिरोधकांनी ओढले आहेत.

टिप्पण्या: अनेक कारणांसाठी सिग्नल वर आणि खाली खेचणे आवश्यक आहे, परंतु ते सर्व नाही. एकच इनपुट सिग्नल वर आणि खाली खेचण्यासाठी प्रतिकार खेचून घ्या, विद्युत प्रवाह काही मायक्रोअँप्सच्या खाली आहे, परंतु ड्रायव्हिंग सिग्नल, वर्तमान मिलिअँपिअरपर्यंत पोहोचेल, आता सिस्टम बहुतेकदा 32-बिट अॅड्रेस डेटा आहे, त्यानंतर 244/245 असू शकतात बस आणि इतर सिग्नलचे पृथक्करण, ओढले जाते, प्रतिकारशक्तीवर काही वॅट्सचा वीज वापर.

टिप्पण्या: जर न वापरलेले I/O पोर्ट निलंबित केले असेल तर, बाहेरून थोडा हस्तक्षेप वारंवार दोलनचा इनपुट सिग्नल बनू शकतो आणि एमओएस उपकरणांचा वीज वापर मुळात गेट फ्लिपिंगच्या संख्येवर अवलंबून असतो. जर तुम्ही ते वर खेचले, तर प्रत्येक पिनमध्ये मायक्रोएम्पीयर करंट देखील असेल, म्हणून ते आउटपुटवर सेट करणे हा उत्तम मार्ग आहे (अर्थातच, बाहेर कोणताही इतर सिग्नल नाही).

मान्यता 4: या FPGA मध्ये बरेच दरवाजे शिल्लक आहेत, तर ते करूया

टिप्पण्या: एफजीपीएचा विजेचा वापर फ्लिप-फ्लॉपच्या वापरलेल्या आणि फ्लिपच्या संख्येच्या प्रमाणात आहे, म्हणून वेगवेगळ्या एफपीजीए मॉडेलचा वीज वापर वेगवेगळ्या वेळी वेगवेगळ्या सर्किटमध्ये 100 पट भिन्न असू शकतो. उच्च वेगाने फ्लिप-फ्लॉपची संख्या कमी करणे ही FPGA वीज वापर कमी करण्याची मूलभूत पद्धत आहे.

मान्यता 5: या छोट्या चिप्सचा विजेचा वापर चिंता करण्यासारखा खूप कमी आहे

टिप्पणी करा: एबीटी 16244 लोडशिवाय 1 एमए पेक्षा कमी वापरतो, परंतु त्याची अनुक्रमणिका अशी आहे की प्रत्येक पिन 60 एमए लोड (जसे की ओमच्या प्रतिकारांशी जुळणारे प्रतिकार) चालवू शकते, म्हणजेच 60*16 = 960 एमएचा जास्तीत जास्त वीज वापर भार अर्थात, हे फक्त इतके आहे की वीज प्रवाह इतका मजबूत आहे की उष्णता लोडवर पडत आहे.

मान्यता 6: मेमरीमध्ये बरेच नियंत्रण सिग्नल आहेत, मला फक्त या बोर्डवर OE आणि WE सिग्नल वापरणे आवश्यक आहे, जेणेकरून वाचन करताना डेटा खूप वेगाने बाहेर येईल.

टिप्पण्या: चिप निवड प्रभावी नसताना (ओई आणि डब्ल्यूईची पर्वा न करता) बहुतेक मेमरीचा विजेचा वापर 100 पट जास्त असेल, म्हणून जेव्हा शक्य असेल तेव्हा चिप नियंत्रित करण्यासाठी सीएसचा वापर केला पाहिजे आणि चिपची रुंदी इतर आवश्यकता पूर्ण झाल्यास निवड नाडी शक्य तितक्या कमी केली पाहिजे.

मान्यता 7: हे सिग्नल कसे घाईघाईने आले आहेत? जोपर्यंत हा एक चांगला सामना आहे, तो दूर केला जाऊ शकतो

टिप्पण्या: काही विशिष्ट सिग्नल व्यतिरिक्त (जसे की 100BASE-T, CML), ओव्हरशॉट आहेत, जोपर्यंत ते फार मोठे नाही, जुळणे आवश्यक नाही, जरी सामना सर्वोत्तम जुळणी नसला तरीही. टीटीएल आउटपुट प्रतिबाधा 50 ओम पेक्षा कमी आहे किंवा 20 ओम देखील आहे, जर इतक्या मोठ्या सामन्यात त्यांचा प्रतिकार, वर्तमान खूप मोठा आहे, वीज वापर अस्वीकार्य आहे, आणि सिग्नल मोठेपणा वापरण्यासाठी खूप लहान असेल, सरासरी आउटपुट सिग्नल म्हणा उच्च पातळीचे उत्पादन आणि सामान्य वेळी विजेचे कमी उत्पादन प्रतिबाधा सारखे नसतात, अगदी तंतोतंत जुळत नाहीत. म्हणून, टीटीएल, एलव्हीडीएस, 422 आणि इतर सिग्नलची जुळणी स्वीकारली जाऊ शकते जोपर्यंत ओव्हरशूट प्राप्त होईल.

मान्यता 8: विजेचा वापर कमी करणे ही हार्डवेअर कर्मचाऱ्यांची बाब आहे आणि सॉफ्टवेअरला काहीही करायचे नाही.

टिप्पणी करा: हार्डवेअर हा फक्त एक टप्पा आहे, पण शो सॉफ्टवेअर आहे, बस प्रवेशावरील प्रत्येक चिप, प्रत्येक सिग्नल फ्लिप जवळजवळ सॉफ्टवेअरद्वारे नियंत्रित केले जाते. जर सॉफ्टवेअर बाह्य मेमरीचा प्रवेश वेळ कमी करू शकतो (रजिस्टर व्हेरिएबल्सचा अधिक वापर, अंतर्गत कॅशचा अधिक वापर इ.), व्यत्ययांना वेळेवर प्रतिसाद (व्यत्यय सहसा पुल-अप प्रतिकाराने कमी पातळीवर प्रभावी असतात) आणि इतर विशिष्ट उपाय विशिष्ट बोर्ड वीज वापर कमी करण्यासाठी मोठे योगदान देतील