ध्यान दिनुपर्छ पीसीबी डिजाइन

गलत धारणा १: यस बोर्ड को पीसीबी डिजाइन आवश्यकताहरु उच्च छैन, त्यसैले पतली तार र स्वचालित कपडा को उपयोग गर्नुहोस्।

टिप्पणी गर्नुहोस्: स्वचालित तारि larger ठूलो पीसीबी क्षेत्र कब्जा गर्नुपर्छ, एकै समयमा, धेरै पटक म्यानुअल तार तार, ब्याच उत्पादनहरु मा ठूलो, पीसीबी निर्माता मूल्य ब्यापार कारकहरु को अलावा कारकहरु लाई विचार गरीरहेछ, लाइन चौडाइ र छेद को संख्या, जो प्रभावित गर्दछ। पीसीबी को उपज र बिट संख्या को खपत, आपूर्तिकर्ता को लागत बचाउनुहोस्, पनि मूल्य खोज्न को लागी मूल्य दिनुहोस्।

मिथक २: यी बस संकेतहरु लाई प्रतिरोधकहरु द्वारा सुरक्षित महसूस गर्न को लागी तानिन्छ।

टिप्पणीहरु: सिग्नलहरु लाई धेरै कारणहरु को लागी तल र तल तान्न को लागी आवश्यक छ, तर ती सबै लाई। पुल र एक एकल इनपुट संकेत तल तान्ने प्रतिरोध तान्नुहोस्, वर्तमान केहि microamps तल छ, तर एक ड्राइभि signal्ग संकेत, वर्तमान milliamperes पुग्छ, अब प्रणाली अक्सर 32 बिट ठेगाना डाटा हो, त्यहाँ २४४/२४५ पछि हुन सक्छ। बस र अन्य संकेत को अलगाव, तानिन्छ, प्रतिरोध मा बिजुली खपत को केहि वाट।

टिप्पणी: यदि अप्रयुक्त I/O पोर्ट निलम्बित छ, बाहिर बाट एक सानो हस्तक्षेप दोहोरिने दोहन को इनपुट संकेत बन्न सक्छ, र MOS उपकरणहरु को बिजुली खपत मूल रूप बाट गेट फ्लिपिंग को संख्या मा निर्भर गर्दछ। यदि तपाइँ यसलाई तान्नुहुन्छ, प्रत्येक पिन पनि वर्तमान को microamperes हुनेछ, त्यसैले सबै भन्दा राम्रो तरीका यो आउटपुट को लागी सेट गर्न को लागी हो (अवश्य, बाहिर कुनै अन्य संचालित संकेत)।

मिथक 4: त्यहाँ धेरै FPSA मा ढोका बाँकी छन्, त्यसैले यो गरौं

टिप्पणी: FGPA को बिजुली खपत फ्लिप फ्लप को संख्या र flips को संख्या को अनुपात मा आनुपातिक छ, त्यसैले एउटै FPGA मोडेल को बिजुली को खपत फरक फरक सर्किट मा 100 पटक फरक हुन सक्छ। उच्च गति मा फ्लिप फ्लपहरु को संख्या लाई कम गर्न को लागी FPGA बिजुली को खपत कम गर्ने मौलिक तरीका हो।

मिथक 5: यी साना चिप्स को बिजुली खपत को बारे मा चिन्ता गर्न को लागी धेरै कम छ

टिप्पणी गर्नुहोस्: एक ABT16244 एक लोड बिना १ ma भन्दा कम खपत गर्दछ, तर यसको सूचकांक यो हो कि प्रत्येक पिन m०mA को लोड (जस्तै ओम को एक प्रतिरोध मिल्दो दसियों) को ड्राइव गर्न सक्नुहुन्छ, त्यो हो, अधिकतम पावर खपत *०*१ = = 1 m०mA पूर्ण लोड निस्सन्देह, यो मात्र हो कि शक्ति वर्तमान यति बलियो छ कि गर्मी लोड मा खस्दै छ।

मिथक 6: मेमोरी मा यति धेरै नियन्त्रण संकेतहरु छन्, म मात्र यो बोर्ड मा OE र WE संकेतहरु को उपयोग गर्न को लागी आवश्यक छ, ताकि डेटा धेरै छिटो बाहिर आउनेछ जब पढ्दै।

टिप्पणिहरु: धेरै मेमोरी को बिजुली खपत १०० गुणा भन्दा बढि हुनेछ जब चिप चयन प्रभावकारी हुन्छ (OE र WE को बावजूद) जब चिप चयन छैन, तब CS लाई चिप नियन्त्रण गर्न को लागी जब सम्भव छ र चिप को चौडाइ को लागी प्रयोग गरीनु पर्छ। चयन पल्स जहाँ सम्म सम्भव भएसम्म घटाउनु पर्छ यदि अन्य आवश्यकताहरु लाई पूरा गरीन्छ।

मिथक 7: कसरी यी संकेत हतारमा छन्? जब सम्म यो एक राम्रो मिलान हो, यो हटाउन सकिन्छ

टिप्पणीहरु: केहि विशिष्ट संकेतहरु (जस्तै १०० BASE-T, CML) को अतिरिक्त, ओवरशट छन्, जब सम्म यो धेरै ठूलो छैन, जरूरी मेल खाँदैन, भले ही म्याच सबैभन्दा राम्रो खेल होईन। TTL उत्पादन प्रतिबाधा 50 ohms भन्दा कम छ, वा यहाँ सम्म कि 20 ओम, यदि यस्तो ठूलो मिलान मा आफ्नो प्रतिरोध, वर्तमान धेरै ठूलो छ, बिजुली खपत अस्वीकार्य छ, र संकेत आयाम प्रयोग गर्न को लागी धेरै सानो हुनेछ, मा औसत आउटपुट संकेत भन्नुहोस्। उच्च स्तर को उत्पादन र सामान्य समय मा बिजुली को कम उत्पादन प्रतिबाधा समान छैन, यो पनि ठ्याक्कै मेल खाँदैन। तेसैले, TTL, LVDS, 422 र अन्य संकेतहरु को मिलान लाई स्वीकार गर्न सकिन्छ जब सम्म overshoot हासिल गरीन्छ।

मिथक 8: बिजुली को खपत कम हार्डवेयर कर्मियों को मामला हो, र सफ्टवेयर गर्न को लागी केहि छैन।

टिप्पणी गर्नुहोस्: हार्डवेयर मात्र एक चरण हो, तर शो सफ्टवेयर हो, बस पहुँच मा लगभग हरेक चिप, प्रत्येक संकेत फ्लिप लगभग सफ्टवेयर द्वारा नियन्त्रित छ। यदि सफ्टवेयर बाह्य मेमोरी को पहुँच समय कम गर्न सक्नुहुन्छ (रजिस्टर चर को अधिक उपयोग, आन्तरिक CACHE को अधिक उपयोग, आदि), अवरोधहरु को लागी समयमै प्रतिक्रिया (अवरोधहरु सामान्यतया पुल अप प्रतिरोध संग कम स्तर प्रभावी छन्) र को लागी अन्य विशिष्ट उपायहरु। विशिष्ट बोर्डहरु बिजुली खपत घटाउन को लागी ठूलो योगदान दिनेछन्