應注意 PCB 設計

誤區一：這塊板的PCB設計要求不高，所以要用細線和自動布。

給某事物發表意見： 自動走線必須佔用更大的PCB面積，同時比手工走線孔多很多倍，批量大，PCB廠家價格考慮的因素除了商家因素，就是線寬和孔數，影響PCB的良率和位數的消耗，節省供應商的成本，也給價格找原因。

誤區 2：這些總線信號由電阻器拉動以確保安全。

評論：信號需要上拉下拉的原因有很多，但不是全部。 上拉電阻上下拉單個輸入信號，電流在幾微安以下，但是一個驅動信號，電流會達到毫安，現在系統往往是32位地址數據，以後可能有244/245隔離總線和其他信號，都是上拉，電阻上耗電幾瓦。

點評：如果閒置的I/O口懸空，來自外界的一點點干擾都可能成為反復振蕩的輸入信號，MOS器件的功耗基本取決於柵極翻轉的次數。 如果拉上去，每個管腳也會有微安的電流，所以最好的辦法是設置為輸出（當然，外面沒有其他驅動信號）。

誤解 4：這個 FPGA 中還有很多門，所以讓我們去做吧

點評：FGPA的功耗與使用的觸發器數量和触發器數量成正比，所以同一FPGA型號在不同時間不同電路的功耗可能相差100倍。 高速時盡量減少觸發器的數量是降低FPGA功耗的根本方法。

誤區五：這些小芯片功耗太低不用擔心

給某事物發表意見： 一個ABT16244無負載功耗小於1ma，但它的指標是每個管腳可以驅動60mA負載（比如匹配幾十歐的電阻），即滿載時最大功耗60*16=960mA加載。 當然，只是電源電流太強了，熱量都落在了負載上。

誤區六：內存中控制信號太多，我只需要在這塊板上使用OE和WE信號，這樣讀取時數據出來的速度會快很多。

點評：大部分內存在片選有效時（不管OE和WE）的功耗會比片選無效時大100倍以上，所以盡可能使用CS來控制芯片和芯片的寬度如果滿足其他要求，則應盡量減少選擇脈衝。

誤區 7：這些信號是如何匆忙發出的？ 只要配合好就可以淘汰

點評：除了少數特定的信號（如100BASE-T、CML），都是過衝的，只要不是很大，不一定需要匹配，即使匹配不是最佳匹配。 由於TTL輸出阻抗小於50歐，甚至20歐，如果在這麼大的電阻上匹配，電流很大，功耗是無法接受的，而且信號幅度會太小而無法使用，比如說平均輸出信號在電的高電平輸出和低輸出阻抗平時不一樣，也不完全匹配。 所以TTL、LVDS、422等信號的匹配只要達到過衝就可以接受。

誤區八：降低功耗是硬件人員的事情，與軟件無關。

給某事物發表意見： 硬件只是一個舞台，但表演是軟件，幾乎總線上的每個芯片訪問，每個信號翻轉幾乎都由軟件控制。 如果軟件可以減少外部存儲器的訪問次數（更多使用寄存器變量，更多使用內部CACHE等），及時響應中斷（中斷通常是低電平有效，帶上拉電阻）等具體措施特定單板將對降低功耗做出巨大貢獻