注意を払う必要があります PCB デザイン

誤解1：このボードのPCB設計要件は高くないため、細いワイヤーと自動布を使用してください。

コメント： 自動配線は、手動配線穴の何倍もの大きなPCB面積を占める必要があり、バッチ製品では大きく、ビジネス要因に加えて要因を考慮したPCBメーカーの価格は、線幅と穴の数に影響します。 PCBの歩留まりとビット数の消費は、サプライヤーのコストを節約し、理由を見つけるための価格も提供します。

神話2：これらのバス信号は、より安全に感じるために抵抗によって引っ張られます。

コメント：信号は多くの理由で上下に引っ張る必要がありますが、すべてではありません。 単一の入力信号をプルアップおよびプルダウンするためのプル抵抗、電流は数マイクロアンペア未満ですが、駆動信号、電流はミリアンペアに達します。システムは多くの場合32ビットアドレスデータであり、後に244/245が存在する可能性があります。バスと他の信号の分離が引っ張られ、抵抗で数ワットの電力消費が発生します。

コメント：未使用のI / Oポートがサスペンドされている場合、外部からのわずかな干渉が繰り返し発振の入力信号になる可能性があり、MOSデバイスの消費電力は基本的にゲートフリッピングの数に依存します。 引き上げると、各ピンにもマイクロアンペアの電流が流れるため、出力に設定するのが最善の方法です（もちろん、外部に他の駆動信号はありません）。

Myth 4: There are so many doors left in this FPGA, so let’s do it

コメント：FGPAの消費電力は、使用するフリップフロップの数とフリップフロップの数に比例するため、同じFPGAモデルの消費電力は、回路ごとに異なる時間に100倍異なる場合があります。 高速でフリップフロップの数を最小限に抑えることは、FPGAの消費電力を削減するための基本的な方法です。

神話5：これらの小さなチップの消費電力は低すぎて心配できません

コメント： ABT16244は、負荷なしで1 ma未満しか消費しませんが、その指標は、各ピンが60mAの負荷（数十オームに一致する抵抗など）を駆動できることです。つまり、最大消費電力は60 * 16 = 960mAです。ロード。 もちろん、それは単に電力電流が非常に強いので、熱が負荷に落ちているということです。

神話6：メモリには非常に多くの制御信号があるので、このボードではOE信号とWE信号を使用するだけでよいので、読み取り時にデータがはるかに速く出力されます。

コメント：ほとんどのメモリの消費電力は、チップセレクトが有効な場合（OEとWEに関係なく）、チップセレクトが有効でない場合よりも100倍以上大きくなるため、可能な場合は常にCSを使用してチップとチップの幅を制御する必要があります。他の要件が満たされている場合は、選択パルスを可能な限り減らす必要があります。

神話7：これらの信号はどのように急いでいますか？ それが良い一致である限り、それは排除することができます

Comments: In addition to a few specific signals (such as 100BASE-T, CML), are overshot, as long as it is not very large, does not necessarily need to match, even if the match is not the best match. TTL出力インピーダンスは50オーム未満、さらには20オームであるため、抵抗が非常に大きく一致すると、電流が非常に大きくなり、消費電力が許容できなくなり、信号振幅が小さすぎて使用できなくなります。通常の電気の高レベルと低出力インピーダンスの出力は同じではなく、正確に一致していません。 したがって、オーバーシュートが達成されている限り、TTL、LVDS、422およびその他の信号のマッチングを受け入れることができます。

神話8：消費電力の削減はハードウェア担当者の問題であり、ソフトウェアは何の関係もありません。

コメント： ハードウェアは単なるステージですが、ショーはソフトウェアであり、バスアクセス上のほとんどすべてのチップ、すべての信号フリップはほとんどソフトウェアによって制御されます。 ソフトウェアが外部メモリのアクセス時間（レジスタ変数の使用の増加、内部CACHEの使用の増加など）、割り込みへのタイムリーな応答（割り込みは通常、プルアップ抵抗で効果的な低レベル）、およびその他の特定の対策を削減できる場合特定のボードは、電力消費の削減に大きく貢献します