应注意 PCB 设计

误区一：这块板子的PCB设计要求不高，所以要用细线和自动布。

给某事物发表意见： 自动走线必须占用更大的PCB面积，同时比手工走线孔多很多倍，批量大，PCB厂家价格考虑的因素除了商家因素，就是线宽和孔数，影响PCB的良率和位数的消耗，节省供应商的成本，也给价格找原因。

误区 2：这些总线信号由电阻器拉动以感觉更安全。

评论：信号需要上拉下拉的原因有很多，但不是全部。 上拉电阻上拉下拉单个输入信号，电流在几微安以下，但是一个驱动信号，电流会达到毫安，现在系统往往是32位地址数据，以后可能有244/245隔离总线和其他信号，都是上拉电阻，耗电几瓦。

点评：如果闲置的I/O口悬空，来自外界的一点点干扰都可能成为反复振荡的输入信号，MOS器件的功耗基本取决于栅极翻转的次数。 如果拉上去，每个管脚也会有微安的电流，所以最好的办法是设置为输出（当然，外面没有其他驱动信号）。

误解 4：这个 FPGA 中还有很多门，所以让我们去做吧

点评：FGPA的功耗与使用的触发器数量和触发器数量成正比，所以同一FPGA型号在不同时间不同电路的功耗可能相差100倍。 高速时尽量减少触发器的数量是降低FPGA功耗的根本方法。

误区五：这些小芯片功耗太低不用担心

给某事物发表意见： 一个ABT16244无负载功耗小于1ma，但它的指标是每个管脚可以驱动60mA负载（比如匹配几十欧的电阻），即满载时最大功耗60*16=960mA加载。 当然，只是电源电流太大，热量都落在了负载上。

误区六：内存中控制信号太多，我只需要在这块板上使用OE和WE信号，这样读取时数据出来的速度会快很多。

点评：大多数内存在片选有效时（不管OE和WE）的功耗会比片选无效时大100倍以上，所以尽可能使用CS来控制芯片和芯片的宽度如果满足其他要求，则应尽可能减少选择脉冲。

误区 7：这些信号是如何匆忙发出的？ 只要配合好就可以淘汰

点评：除了少数特定信号（如100BASE-T、CML），都是超调的，只要不是很大，不一定需要匹配，即使匹配不是最佳匹配。 由于TTL输出阻抗小于50欧，甚至20欧，如果在这么大的电阻上匹配，电流很大，功耗是无法接受的，而且信号幅度会太小而无法使用，比如说平均输出信号在电的高电平输出和低输出阻抗平时不一样，也不完全匹配。 所以TTL、LVDS、422等信号的匹配只要达到过冲就可以接受。

误区八：降低功耗是硬件人员的事，与软件无关。

给某事物发表意见： 硬件只是一个舞台，但表演是软件，几乎总线上的每个芯片访问，每个信号翻转几乎都由软件控制。 如果软件可以减少外部存储器的访问次数（更多使用寄存器变量，更多使用内部CACHE等），及时响应中断（中断通常是低电平有效，带上拉电阻）等具体措施特定单板将对降低功耗做出巨大贡献