Fil elektrik PCB pral afekte ki vin apre a PCB asanble pwosesis. Nou ta dwe konplètman konsidere lajè liy lan ak espas liy fil elektrik la, koneksyon ki genyen ant fil la ak pad eleman chip la, fil la ak SOIC, PLCC, QFP, SOT ak lòt aparèy nan etap konsepsyon PCB la. Relasyon ki genyen ant koneksyon pad, lajè liy ak aktyèl, sèlman lè pwoblèm sa yo byen trete, yo ka trete yon tablo PCBA-wo kalite.

1. Câblage ranje

Kondisyon yo gwosè nan seri a fil elektrik yo jan yo montre nan tablo a, ki gen ladan gwosè a nan kouch enteryè ak ekstèn ak papye kwiv la nan kwen an nan tablo a ak miray ranpa a nan twou ki pa metalize.

2. Lajè liy lan ak espas liy fil elektrik la

Nan ka PCBA asanble pwosesis dansite pèmèt, pi ba konsepsyon fil elektrik dansite yo ta dwe itilize otank posib amelyore kapasite fabrikasyon san defo ak serye. Kounye a, kapasite pwosesis manifaktirè jeneral yo se: lajè liy minimòm lan se 0.127mm (5mil), ak espas liy minimòm lan se 0.127mm (5mil). Souvan yo itilize referans konsepsyon dansite fil elektrik yo montre nan tablo a.

3. Koneksyon ki genyen ant fil la ak pad la nan eleman nan chip

Lè w konekte fil ak eleman chip, nan prensip, yo ka konekte nan nenpòt ki pwen. Sepandan, pou eleman chip ki soude pa soude reflow, li pi bon pou konsepsyon dapre prensip sa yo.

a. Pou konpozan enstale ak de kousinen, tankou rezistans ak kondansateur, fil enprime ki konekte ak kousinen yo ta dwe de preferans trase simetrik soti nan sant la nan pad la, ak fil enprime yo ki konekte nan pad la dwe gen menm lajè a. Pou fil plon ki gen yon lajè liy ki mwens pase 0.3mm (12mil), dispozisyon sa a ka neglije.

b. Pou kousinen yo ki konekte nan yon fil enprime pi laj, li pi bon pase nan yon tranzisyon fil enprime etwat nan mitan an. Sa a fil enprime etwat anjeneral yo rele “chemen izolasyon an”, otreman, pou 2125 (Angle se 0805) ) Ak sa yo chip-kalite SMD yo gen tandans “kanpe chip” domaj pandan soude. Kondisyon espesifik yo montre nan figi a.

4. Fil yo konekte ak kousinen SOIC, PLCC, QFP, SOT ak lòt aparèy.

Lè w konekte kous la nan pad SOIC, PLCC, QFP, SOT ak lòt aparèy, li jeneralman rekòmande pou mennen fil la soti nan tou de bout pad la, jan yo montre nan figi a.

5. Relasyon ki genyen ant lajè liy ak aktyèl la

Lè aktyèl mwayèn siyal la relativman gwo, yo dwe konsidere relasyon ki genyen ant lajè liy ak aktyèl la. Pou paramèt espesifik, tanpri al gade nan tablo sa a. Nan konsepsyon PCB ak pwosesis, oz (ons) souvan itilize kòm inite epesè nan papye kwiv. 1oz epesè kòb kwiv mete defini kòm pwa papye kwiv nan yon zòn nan yon pous kare, ki koresponn ak yon epesè fizik nan 35μm. Lè yo itilize papye kwiv la kòm yon fil epi yo pase yon gwo kouran, relasyon ki genyen ant lajè papye kwiv la ak kapasite pote aktyèl la ta dwe derated pa 50% ak referans a done ki nan tablo a.