PCB wiring beaflosst déi nächst PCB Versammlung Veraarbechtung. Mir sollten d’Linn Breet an d’Linnabstand vun der Verdrahtung, d’Verbindung tëscht dem Drot an dem Chipkomponent Pad, dem Drot an dem SOIC, PLCC, QFP, SOT an aner Apparater an der PCB Designstadium voll berücksichtegen. D’Relatioun tëscht Pad Verbindung, Linn Breet an aktuell, nëmmen wann dës Problemer gutt behandelt ginn, kann eng héich-Qualitéit PCBA Verwaltungsrot veraarbecht ginn.

1. Wiring Gamme

The size requirements of the wiring range are as shown in the table, including the size of the inner and outer layers and the copper foil to the edge of the board and the non-metalized hole wall.

2. D’Linn Breet an Linn Abstand vun der wiring

In the case of PCBA assembly processing density permitting, lower density wiring design should be used as much as possible to improve defect-free and reliable manufacturing capabilities. At present, the processing capacity of general manufacturers is: the minimum line width is 0.127mm (5mil), and the minimum line spacing is 0.127mm (5mil). Commonly used wiring density design reference is shown in the table.

3. D’Verbindung tëscht dem Drot an dem Pad vun der Chipkomponent

Wann Dir Drot an Chip Komponente verbënnt, kënne se am Prinzip zu all Punkt verbonne ginn. Wéi och ëmmer, fir Chipkomponenten déi duerch Reflow-Schweiß geschweest ginn, ass et am beschten no de folgende Prinzipien ze designen.

a. Fir Komponenten, déi mat zwee Pads installéiert sinn, wéi Widderstänn a Kondensatoren, sollten déi gedréckte Drot, déi mat hire Pads verbonne sinn, am léifsten symmetresch aus dem Zentrum vum Pad gezeechent ginn, an déi gedréckte Drot, déi mam Pad verbonne sinn, mussen déiselwecht Breet hunn. Fir Bleileit mat enger Linn Breet vu manner wéi 0.3 mm (12mil), kann dës Dispositioun ignoréiert ginn.

b. Fir d’Pads, déi mat engem méi breet gedréckten Drot verbonne sinn, ass et besser duerch e schmuele gedréckte Drottransitioun an der Mëtt ze passéieren. Dëse schmuele gedréckte Drot gëtt normalerweis den “Isolatiounswee” genannt, soss, fir 2125 (Englesch ass 0805) ) An déi folgend Chip-Typ SMDs sinn ufälleg fir “Stand Chip” Mängel beim Schweißen. Déi spezifesch Ufuerderunge sinn an der Figur gewisen.

4. Wires are connected to the pads of SOIC, PLCC, QFP, SOT and other devices

When connecting the circuit to the pad of SOIC, PLCC, QFP, SOT and other devices, it is generally recommended to lead the wire from both ends of the pad, as shown in the figure.

5. D’Relatioun tëscht Linn Breet an aktuell

Wann de Signal duerchschnëttlech Stroum relativ grouss ass, muss d’Relatioun tëscht Linn Breet a Stroum berücksichtegt ginn. Fir spezifesch Parameteren, kuckt w.e.g. op déi folgend Tabell. Am PCB Design a Veraarbechtung gëtt Oz (Unze) dacks als Dicke Eenheet vu Kupferfolie benotzt. 1oz Kupferdicke gëtt definéiert wéi d’Gewiicht vu Kupferfolie an engem Gebitt vun engem Quadrat Zoll, wat zu enger kierperlecher Dicke vun 35μm entsprécht. Wann d’Kupferfolie als Drot benotzt gëtt an e grousse Stroum passéiert ass, soll d’Relatioun tëscht der Breet vun der Kupferfolie an der aktueller Droenkapazitéit ëm 50% mat Referenz op d’Donnéeën an der Tabell ofgesat ginn.