У гэтым артыкуле коратка апісаны спосаб праграмавання Друкаваная плата сістэма праверкі правілаў праектавання (DRC). Пасля таго, як канструкцыя друкаванай платы атрымана з дапамогай інструмента генерацыі дыяграмы, DRC можна запусціць, каб знайсці якія -небудзь збоі, якія парушаюць правілы праектавання друкаванай платы. Гэта трэба зрабіць перад пачаткам наступнай апрацоўкі, і распрацоўшчык генератара ланцугоў павінен даць інструменты DRC, якія большасць канструктараў друкаваных плат можа лёгка асвоіць.

Напісанне ўласнай праверкі правілаў праектавання друкаванай платы мае шмат пераваг. Нягледзячы на ​​тое, што праверка дызайну друкаванай платы не такая простая, яна не паддаецца кіраванню, таму што гэта можа зрабіць любы дызайнер друкаванай платы, знаёмы з існуючымі мовамі праграмавання або сцэнарыяў, і перавагі неацэнныя.

Аднак прададзеныя інструменты агульнага прызначэння часта недастаткова гнуткія, каб задаволіць канкрэтныя патрэбы ў праектаванні друкаваных плат. У выніку кліенты павінны паведамляць аб новых патрабаваннях да функцый распрацоўшчыкам інструментаў DRC, што часта патрабуе грошай і часу, асабліва калі патрабаванні пастаянна абнаўляюцца. На шчасце, большасць распрацоўшчыкаў інструментаў могуць даць сваім кліентам просты спосаб напісання ўласнай ДРК для задавальнення іх канкрэтных патрэбаў. Аднак гэты магутны інструмент не атрымаў шырокага прызнання і не выкарыстоўваецца. У гэтым артыкуле прадстаўлена практычнае кіраўніцтва па максімальным выкарыстанні інструментаў ДРК.

Паколькі DRC павінен перасякаць друкаваную плату, каб распрацаваць усю дыяграму, у тым ліку кожны сімвал, кожны штыфт, кожную сетку, кожны атрыбут, а таксама стварыць неабмежаваную колькасць “дадатковых” файлаў, калі гэта неабходна. Як апісана ў раздзеле 4.0, DRC можа адзначыць любое нязначнае адхіленне ад правілаў праектавання друкаванай платы. Напрыклад, адзін з далучаных файлаў можа ўтрымліваць усе развязальныя кандэнсатары, якія выкарыстоўваюцца ў канструкцыі друкаванай платы. Калі колькасць ёмістасці ніжэй або вышэй, чым чакалася, там, дзе могуць узнікнуць праблемы DV/DT лініі электраперадачы, будуць пастаўлены чырвоныя знакі. Гэтыя дапаможныя файлы могуць быць неабходнымі, але яны не абавязкова ствараюцца любым камерцыйным інструментам ДРК.

Як распрацаваць праверку правілаў друкаванай платы DRC

Яшчэ адна перавага DRC у тым, што яна можа быць лёгка абноўлена з улікам новых функцый канструкцыі друкаванай платы, такіх як тыя, якія могуць паўплываць на правілы праектавання друкаванай платы. Больш за тое, як толькі вы набудзеце дастаткова вопыту ў гэтай галіне, вы зможаце рэалізаваць мноства іншых функцый.

Напрыклад, калі вы можаце напісаць свой уласны DRC, вы можаце напісаць свой уласны інструмент стварэння BOM, каб лепш задаволіць пэўныя патрэбы карыстальніка, напрыклад, як атрымаць “дадатковае абсталяванне” (напрыклад, разеткі, радыятары або адвёрткі) для прылад, якія не з’яўляюцца яны з’яўляюцца часткай базы дадзеных схем. Або дызайнер друкаванай платы можа напісаць свой уласны аналізатар спісаў сетак Verilog з дастатковай гнуткасцю ў асяроддзі распрацоўкі друкаванай платы, напрыклад, як атрымаць мадэлі Verilog або файлы часу, прыдатныя для пэўнага прылады. Фактычна, паколькі DRC перасякае ўсю дыяграмную схему канструкцыі друкаванай платы, можна сабраць усю сапраўдную інфармацыю для вываду мадэлявання і/або BOM, неабходных для дызайну друкаванай платы.

Абмяркоўваць гэтыя тэмы без прадастаўлення кода праграмы было б складана, таму мы будзем выкарыстоўваць у якасці прыкладу інструмент пошуку схем. Гэты артыкул выкарыстоўвае кампанію Mentor Graphics для распрацоўкі інструмента ViewDraw, далучанага да лінейкі прадуктаў PADS-Designer. Акрамя таго, мы выкарыстоўвалі інструмент ViewBase, які ўяўляе сабой спрошчаную бібліятэку працэдур C, якую можна выклікаць для доступу да базы дадзеных ViewDraw. З дапамогай інструмента ViewBase дызайнеры друкаваных плат могуць лёгка пісаць поўныя і эфектыўныя інструменты DRC для ViewDraw на C/C. Важна адзначыць, што асноўныя прынцыпы, разгледжаныя тут, прымяняюцца да любога іншага схематычнага інструмента друкаванай платы.

Уваходны файл

У дадатак да базы дадзеных схем, DRC таксама патрэбныя ўваходныя файлы, якія могуць апісваць канкрэтныя сітуацыі, напрыклад, імя законнай сеткі электрасілкавання, аўтаматычна падлучанай да плоскасці харчавання. Напрыклад, калі сетка POWER называецца POWER, плоскасць POWER аўтаматычна падключаецца да плоскасці POWER з дапамогай камп’ютарнай прылады пакета (у адпаведнасці з ViewDrawpcbfwd). Ніжэй прыводзіцца спіс уваходных файлаў, якія павінны быць размешчаны ў фіксаваным глабальным месцы, каб DRC мог аўтаматычна знаходзіць і чытаць, а затым захоўваць гэтую інфармацыю ўнутры DRC падчас выканання.

Некаторыя сімвалы павінны мець знешнія штыркі шнура харчавання, таму што яны не падлучаны да звычайнага пласта шнура харчавання. Напрыклад, кантакты VCC прылады ECL альбо падлучаны да VCC, альбо да ЗЯМЛІ; Яго штыфт VEE можа быць падлучаны да GROUND або плоскасці -5.0V. Акрамя таго, кантакт шнура сілкавання можна таксама падключыць да фільтра, перш чым дасягнуць пласта шнура харчавання.

Штыфт кабеля харчавання звычайна не прымацаваны да сімвала прылады. Замест гэтага ўласцівасць сімвала (тут называецца SIGNAL) апісвае, які штыфт – гэта раз’ём харчавання або зазямлення, і апісвае назву сеткі, да якой трэба падключыць штыфт.

СІГНАЛ = VCC: 10

СІГНАЛ = ЗЯМЛЯ: 20

DRC можа прачытаць гэта ўласцівасць і пераканацца, што імя сеткі захоўваецца ў файле legal_pwr_net_name. Калі імя сеткі не ўключана ў legal_pwr_net_name, штыфт сілкавання не будзе падлучаны да плоскасці харчавання, што з’яўляецца сур’ёзнай праблемай.

Файл legal_pwr_net_name Дадаткова. Гэты файл змяшчае ўсе законныя назвы сетак сігналаў POWER, такія як VCC, V3_3P і VDD. У інструментах макета/маршрутызацыі друкаванай платы імёны павінны ўлічваць рэгістр. Як правіла, VCC не тое ж самае, што VCC або VCC. VCC можа быць крыніцай харчавання 5.0V, а V3_3P – крыніцай харчавання 3.3V.

Файл legal_pwr_net_name неабавязковы, таму што файл канфігурацыі прылады інкапсуляцыі бэкенда звычайна павінен змяшчаць набор сапраўдных імёнаў сеткі кабеля харчавання. Калі CadencePCB выкарыстоўваецца для распрацоўкі інструментаў праводкі Allegro Systems, імя файла PCBFWD – Allegro.cfg і мае наступныя параметры ўводу:

GROUND: VSS CGND GND GROUND

Блок харчавання: VCC VDD VEE V3_3P V2_5P 5V 12V

Калі б ДРК магла прачытаць файл allegro.cfg непасрэдна замест legal_pwr_net_name, гэта дало б лепшыя вынікі (г.зн. менш шанцаў унесці памылкі).