Ĉi tiu artikolo mallonge priskribas metodon de programado PCB sistemo de projektregula kontrolilo (DRC). Post kiam la PCB-projekto akiriĝas per la ilo de generado de cirkvitodiagramoj, DRC povas esti funkciigita por trovi iujn ajn misfunkciojn, kiuj malobservas la regulojn pri PCB-projektado. Ĉi tio devas esti farita antaŭ ol komenciĝas posta prilaborado, kaj la programisto de la cirkvita generatoro devas provizi DRC-ilojn, kiujn plej multaj PCB-projektantoj povas facile regi.

Estas multaj avantaĝoj verki vian propran PCB-regulan kontrolilon. Kvankam la PCB-projekcia kontrolilo ne estas tiel simpla, ĝi ne estas neregebla, ĉar ĉiu PCB-projektanto, kiu konas ekzistantajn programajn aŭ skriptajn lingvojn, povas fari ĝin, kaj la avantaĝoj estas netakseblaj.

Tamen surmerkatigitaj ĝeneraluzeblaj iloj ofte ne estas sufiĉe flekseblaj por plenumi specifajn bezonojn pri PCB. Rezulte, novaj funkcioj postulas klientojn raporti al programistoj de DRC-iloj, kio ofte bezonas monon kaj tempon, precipe se la postuloj estas konstante ĝisdatigitaj. Feliĉe, plej multaj ilaj programistoj povas provizi al siaj klientoj facilan manieron verki sian propran DRK por plenumi siajn specifajn bezonojn. Tamen ĉi tiu potenca ilo ne estas vaste rekonata aŭ uzata. Ĉi tiu artikolo donas praktikan gvidilon por eltiri la plej grandan parton de DRC-iloj.

Ĉar DRK devas trairi la PCB por desegni la tutan cirkvitan diagramon, inkluzive ĉiun simbolon, ĉiun pinglon, ĉiun reton, ĉiun atributon, kaj krei senliman nombron da “akcesoraj” dosieroj se necese. Kiel priskribite en Sekcio 4.0, DRK povas marki ajnan etan devion de PCB-projektaj reguloj. Ekzemple, unu el la alkroĉitaj dosieroj povas enhavi ĉiujn malligajn kondensilojn uzitajn en la PCB-projekto. Se la kapacitanca nombro estas pli malalta aŭ pli alta ol atendita, ruĝaj markoj estos metitaj tie, kie problemoj de elektra linio DV / DT povas okazi. Ĉi tiuj flankaj dosieroj eble necesas, sed ne nepre estas kreitaj de iu komerca DRC-ilo.

Kiel desegni THE PCB-regulilon DRC

Alia avantaĝo de DRC estas, ke ĝi povas esti facile ĝisdatigita por akomodi novajn PCB-projektajn funkciojn, kiel ekzemple tiuj, kiuj povas influi regulojn pri PCB-projektado. Cetere, post kiam vi akiros sufiĉan sperton en la areo, ekzistas multaj aliaj funkcioj, kiujn vi povas realigi.

Ekzemple, se vi povas skribi vian propran DRC, vi povas skribi vian propran BOM-ilon por pli bone trakti specifajn bezonojn de uzantoj, kiel ekzemple kiel akiri “aldonan aparataron” (kiel ingoj, radiatoroj aŭ ŝraŭbturniloj) por aparatoj, kiuj ne estas mem parto de la cirkvita diagrama datumbazo. Aŭ la PCB-projektanto povas verki sian propran Verlist-retlistan analizilon kun sufiĉa fleksebleco en la PCB-projektomedio, kiel ekzemple kiel akiri Verilog-modelojn aŭ tempajn dosierojn taŭgajn por aparta aparato. Fakte, ĉar DRK trairas la tutan PCB-projektan cirkvitodiagramon, eblas kolekti ĉiujn validajn informojn por produkti la simuladon kaj / aŭ BOM necesan por PCB-projekta Verilog-reta listo.

Estus streĉe diskuti ĉi tiujn temojn sen doni iun ajn programan kodon, do ni uzos ilon de cirkvitodiagramo kiel ekzemplo. Ĉi tiu artikolo uzas Mentor Graphics-kompanion por disvolvi ilon ViewDraw ligita al LA produkta linio de PADS-Designer. Krome ni uzis la ilon ViewBase, kiu estas simpligita C-rutina biblioteko, kiun oni povas nomi por aliri la datumbazon ViewDraw. Kun la ilo ViewBase, PCB-projektantoj povas facile verki kompletajn kaj efikajn DRC-ilojn por ViewDraw en C / C. Gravas noti, ke la bazaj principoj diskutitaj ĉi tie validas por iu ajn alia PCB-skema ilo.

La eniga dosiero

Krom la datumbaza cirkvita diagramo, DRC ankaŭ bezonas enigajn dosierojn, kiuj povas priskribi specifajn situaciojn, kiel ekzemple la nomo de legitima potenca reto aŭtomate konektita al la potenca aviadilo. Ekzemple, se la POWER-reto nomiĝas POWER, la POWER-aviadilo aŭtomate konektas al la POWER-aviadilo per malantaŭa paka aparato (kiel aplikebla al ViewDrawpcbfwd). Sekvas listo de eniraj dosieroj, kiujn oni devas meti en fiksitan tutmondan lokon, por ke DRK povu aŭtomate trovi kaj legi, kaj poste konservi ĉi tiujn informojn interne al DRC dum ekzekuto.

Iuj simboloj devas havi eksterajn elektrajn ŝnurajn pinglojn ĉar ili ne estas konektitaj al la regula potenca ŝnura tavolo. Ekzemple, la ECL-aparataj VCC-pingloj estas aŭ konektitaj al la VCC aŭ GROUND; Ĝia VEE-pinglo povas esti konektita al TERO aŭ al la aviadilo -5.0V. Krome, la elektra ŝnura pinglo ankaŭ povas esti konektita al la filtrilo antaŭ ol atingi la tavolon de elektrokorda.

Elektra kablostifto kutime ne estas ligita al aparata simbolo. Anstataŭe, posedaĵo de la simbolo (nomata SIGNAL ĉi tie) priskribas, kiu pinglo estas potenca aŭ tera pinglo kaj priskribas la retan nomon al kiu la pinglo devas esti konektita.

SIGNALO = VCC: 10

SIGNALO = TERO: 20

DRC povas legi ĉi tiun posedaĵon kaj certigi, ke la reta nomo estas konservita en la dosiero legal_pwr_net_name. Se la reta nomo ne estas inkluzivita en legal_pwr_net_name, la potenca pinglo ne estos konektita al la potenca aviadilo, kio estas serioza problemo.

Dosiero laŭleĝa_pwr_net_name Laŭvola. Ĉi tiu dosiero enhavas ĉiujn laŭleĝajn retajn nomojn de POWER-signaloj, kiel VCC, V3_3P kaj VDD. En iloj pri PCB-enpaĝigo / vojigo, nomoj devas esti majusklaj. Ĝenerale VCC ne samas kiel VCC aŭ VCC. VCC povas esti 5.0V elektroprovizo kaj V3_3P povas esti 3.3V elektroprovizo.

La dosiero legal_pwr_net_name estas nedeviga, ĉar la agorda dosiero de enkapsuliga aparato devas enhavi aron da validaj nomoj de elektraj kablaj retoj. Se CadencePCB estas uzata por desegni la Allegro-kablan ilon de Sistemoj, la dosiernomo PCBFWD estas Allegro.cfg kaj havas la jenajn enirajn parametrojn:

TERO: VSS CGND GND TERO

Elektroprovizo: VCC VDD VEE V3_3P V2_5P 5V 12V

Se DRK povus legi la alegro.cfg-dosieron rekte anstataŭ legal_pwr_net_name, ĝi ricevus pli bonajn rezultojn (te malpli da ŝanco enkonduki erarojn).