Questu documentu descrive brevemente un metudu di prugrammazione PCB sistema di verificatore di regula di cuncepimentu (DRC). Una volta chì u cuncepimentu di PCB hè ottenutu aduprendu u strumentu di generazione di schemi di circuiti, DRC pò esse gestitu per truvà eventuali fallimenti chì viulanu e regule di cuncepimentu di PCB. Questu deve esse fattu prima di l’iniziu di a trasfurmazione successiva, è u sviluppatore di u generatore di circuiti deve furnisce strumenti DRC chì a maiò parte di i cuncettori PCB ponu facilmente ammaestrà.

Ci hè parechji vantaghji per scrive u vostru propiu cuntrollore di regula di cuncepimentu PCB. Mentre u verificatore di cuncepimentu di PCB ùn hè micca cusì simplice, ùn hè micca maneggiabile, perchè qualsiasi designer di PCB cunnosciutu cù linguaggi di programmazione o scripting esistenti pò fà, è i benefici sò inestimabili.

Tuttavia, l’utensili à usu generale cummercializati sò spessu micca abbastanza flessibili per risponde à bisogni specifici di cuncepimentu PCB. Di conseguenza, i novi requisiti di funzionalità devenu esse segnalati da i clienti à i sviluppatori di strumenti DRC, chì spessu richiedenu soldi è tempu, soprattuttu se i requisiti sò costantemente aggiornati. Fortunatamente, a maiò parte di i sviluppatori di strumenti ponu furnisce à i so clienti un modu faciule per scrive a so propria DRC per risponde à e so necessità specifiche. Tuttavia, stu putente strumentu ùn hè micca largamente ricunnisciutu o adupratu. Questu articulu furnisce una guida pratica per uttene u massimu di strumenti DRC.

Siccomu DRC deve attraversà u PCB per cuncepisce tuttu u schema di circuitu, cumprendu ogni simbulu, ogni pin, ogni rete, ogni attributu, è creà un numeru illimitatu di fugliali “accessorii” se ne necessariu. Cumu hè descrittu in a Sezione 4.0, DRC pò signalà qualsiasi deviazione minima da e regule di cuncepimentu PCB. Per esempiu, unu di i fugliali annessi pò cuntene tutti i condensatori di disaccoppiamentu aduprati in u cuncepimentu di PCB. Se u numeru di capacitanza hè più bassu o più altu di l’aspittatu, seranu piazzate marche rosse induve ponu accade prublemi di linea DV / DT. Questi fugliali accessorii ponu esse necessarii, ma ùn sò micca necessariamente creati da qualsiasi strumentu cummerciale DRC.

Cume cuncepisce THE checker rule checker DRC

Un altru vantaghju di DRC hè chì pò esse facilmente aghjurnatu per adattà e nuove caratteristiche di cuncepimentu PCB, cum’è quelle chì ponu influenzà e regule di cuncepimentu PCB. D’altronde, una volta ottenuta una sperienza sufficiente in a zona, ci sò parechje altre caratteristiche chì pudete implementà.

Per esempiu, sè pudete scrive u vostru propiu DRC, pudete scrive u vostru propiu strumentu di creazione BOM per affruntà megliu i bisogni specifichi di l’utilizatori, cum’è cumu uttene “hardware supplementu” (cum’è sockets, radiatori, o cacciavite) per i dispositivi chì ùn sò micca elli stessi parte di a basa di dati di u schema di circuiti. O u designer di PCB pò scrive u so propiu analizatore di netlist Verilog cun una flessibilità sufficiente in l’ambiente di cuncepimentu PCB, cume cumu uttene mudelli Verilog o file di tempu adatti per un dispositivu particulare. In fattu, perchè DRC attraversa tuttu u schema di circuitu di cuncezzione PCB, hè pussibule raccoglie tutte l’infurmazioni valide per pruduce a simulazione è / o BOM necessaria per l’analisi di netlist Verilog di cuncepimentu PCB.

Saria un trattu di discute questi sughjetti senza furnisce un codice di prugramma, allora utteneremu un strumentu di recuperu di schema di circuiti cum’è esempiu. Questu articulu usa a cumpagnia Mentor Graphics per sviluppà l’uttellu ViewDraw attaccatu à a linea di prudutti di PADS-Designer. Inoltre, avemu usatu l’utile ViewBase, chì hè una biblioteca di routine simplificata C chì pò esse chjamata per accede à a basa di dati ViewDraw. Cù u strumentu ViewBase, i cuncettori PCB ponu scrive facilmente strumenti DRC cumpleti è efficienti per ViewDraw in C / C. Hè impurtante di nutà chì i principii di basa discututi quì si applicanu à qualsiasi altru strumentu schematicu PCB.

U schedariu di input

In più di a basa di dati di u schema di circuiti, DRC hà ancu bisognu di fugliali d’entrata chì ponu discrive situazioni specifiche, cum’è u nome di una rete di putenza legittima cunnessa automaticamente à u pianu di putenza. Per esempiu, se a rete POWER hè chjamata POWER, u pianu POWER hè automaticamente cunnessu à u pianu POWER cù un dispositivu di pacchettu back-end (cume applicabile à ViewDrawpcbfwd). Eccu un elencu di i fugliali d’ingressu chì devenu esse piazzati in un locu glubale fissu in modu chì DRC possa truvà è leghje automaticamente, è poi salvà queste informazioni internamente in DRC in tempu di esecuzione.

Alcuni simboli devenu avè spilli di cavu di putenza esterni perchè ùn sò micca cunnessi à u stratu di cavu di putenza regulare. Per esempiu, i pin VCC di u dispositivu ECL sò o cunnessi à u VCC o TERRA; U so pin VEE pò esse cunnessu à TERRA o à u pianu -5.0V. Inoltre, u pin di u cavu di alimentazione pò ancu esse cunnessu à u filtru prima di ghjunghje à u stratu di u cavu di alimentazione.

Un pin di cavu d’alimentazione ùn hè micca normalmente attaccatu à un simbulu di dispositivu. Invece, una pruprietà di u simbulu (chjamata SIGNAL quì) descrive quale pin hè un pin di putenza o di terra è descrive u nome di rete à quale u pin deve esse cunnessu.

SIGNAL = VCC: 10

SIGNAL = TERRA: 20

DRC pò leghje sta pruprietà è assicurà chì u nome di a rete sia almacenatu in u schedariu legal_pwr_net_name. Se u nome di a rete ùn hè micca inclusu in legal_pwr_net_name, u pin di putenza ùn serà micca cunnessu à u pianu di putenza, chì hè un prublema seriu.

File legal_pwr_net_name Facultativu. Stu schedariu cuntene tutti i nomi di rete legale di signali POWER, cum’è VCC, V3_3P è VDD. In i dispusitivi PCB / strumenti di routing, i nomi devenu esse maiusculi è maiusculi. Generalmente, VCC ùn hè micca uguale à VCC o VCC. VCC pò esse alimentazione 5.0V è V3_3P pò esse alimentazione 3.3V.

U fugliale legal_pwr_net_name hè facultativu, perchè u fugliale di cunfigurazione di u dispositivu di incapsulazione backend deve generalmente cuntene un inseme di nomi di rete di cavi d’energia validi. Se CadencePCB hè adupratu per cuncepisce u strumentu di cablaggio Allegro di Sistemi, u nome di u fugliale PCBFWD hè Allegro.cfg è hà i seguenti parametri d’entrata:

TERRA: VSS CGND GND TERRA

Alimentazione: VCC VDD VEE V3_3P V2_5P 5V 12V

Se DRC puderia leghje u schedariu allegro.cfg direttamente invece di legal_pwr_net_name, utteneria risultati megliu (vale à dì menu probabilità d’introduce errori).