이 문서는 프로그래밍 방법에 대해 간략하게 설명합니다. PCB 디자인 규칙 검사기(DRC) 시스템. 회로도 생성 도구를 사용하여 PCB 설계를 얻은 후에는 DRC를 실행하여 PCB 설계 규칙을 위반하는 오류를 찾을 수 있습니다. 이는 후속 처리가 시작되기 전에 수행되어야 하며 회로 발생기 개발자는 대부분의 PCB 설계자가 쉽게 마스터할 수 있는 DRC 도구를 제공해야 합니다.

자체 PCB 설계 규칙 검사기를 작성하면 많은 이점이 있습니다. PCB 설계 검사기는 그렇게 간단하지 않지만 관리하기 어려운 것은 아닙니다. 기존 프로그래밍 또는 스크립팅 언어에 익숙한 PCB 설계자는 누구나 할 수 있고 그 이점은 헤아릴 수 없기 때문입니다.

그러나 시판되는 범용 도구는 종종 특정 PCB 설계 요구 사항을 충족할 만큼 충분히 유연하지 않습니다. 결과적으로 새로운 기능 요구 사항은 고객이 DRC 도구 개발자에게 보고해야 하며, 이는 특히 요구 사항이 지속적으로 업데이트되는 경우 종종 비용과 시간이 소요됩니다. 다행히 대부분의 도구 개발자는 고객에게 특정 요구 사항을 충족하기 위해 고유한 DRC를 작성할 수 있는 쉬운 방법을 제공할 수 있습니다. 그러나 이 강력한 도구는 널리 인식되거나 사용되지 않습니다. 이 문서는 DRC 도구를 최대한 활용하기 위한 실용적인 가이드를 제공합니다.

DRC는 모든 기호, 모든 핀, 모든 네트워크, 모든 속성을 포함하는 전체 회로도를 설계하기 위해 PCB를 통과해야 하고 필요한 경우 무제한의 “액세서리” 파일을 생성해야 합니다. 섹션 4.0에 설명된 대로 DRC는 PCB 설계 규칙에서 사소한 편차를 표시할 수 있습니다. 예를 들어, 첨부 파일 중 하나에는 PCB 설계에 사용된 모든 디커플링 커패시터가 포함될 수 있습니다. 커패시턴스가 예상보다 낮거나 높으면 전원 라인 DV/DT 문제가 발생할 수 있는 위치에 빨간색 표시가 표시됩니다. 이러한 보조 파일이 필요할 수 있지만 상업용 DRC 도구에서 반드시 생성되는 것은 아닙니다.

PCB 규칙 검사기 DRC를 설계하는 방법

DRC의 또 다른 장점은 PCB 설계 규칙에 영향을 미칠 수 있는 것과 같은 새로운 PCB 설계 기능을 수용하도록 쉽게 업데이트할 수 있다는 것입니다. 또한 해당 분야에서 충분한 경험을 쌓으면 구현할 수 있는 다른 기능이 많이 있습니다.

예를 들어 고유한 DRC를 작성할 수 있는 경우 고유한 BOM 작성 도구를 작성하여 그렇지 않은 장치에 대한 “추가 하드웨어”(예: 소켓, 라디에이터 또는 스크루드라이버)를 얻는 방법과 같은 특정 사용자 요구를 더 잘 해결할 수 있습니다. 회로도 데이터베이스의 일부입니다. 또는 PCB 설계자는 특정 장치에 적합한 Verilog 모델 또는 시간 파일을 얻는 방법과 같이 PCB 설계 환경에서 충분한 유연성을 가진 자신의 Verilog 넷리스트 분석기를 작성할 수 있습니다. 실제로 DRC는 전체 PCB 설계 회로도를 횡단하기 때문에 모든 유효한 정보를 수집하여 PCB 설계 Verilog 넷리스트 분석에 필요한 시뮬레이션 및/또는 BOM을 출력할 수 있습니다.

프로그램 코드를 제공하지 않고 이러한 주제를 논의하는 것은 무리가 있으므로 회로도 검색 도구를 예로 사용하겠습니다. 이 기사는 PADS-Designer의 제품군에 부착된 ViewDraw 도구를 개발하기 위해 Mentor Graphics사를 사용합니다. 또한 ViewDraw 데이터베이스에 액세스하기 위해 호출할 수 있는 단순화된 C 루틴 라이브러리인 ViewBase 도구를 사용했습니다. ViewBase 도구를 사용하여 PCB 설계자는 C/C에서 ViewDraw를 위한 완전하고 효율적인 DRC 도구를 쉽게 작성할 수 있습니다. 여기서 논의된 기본 원칙은 다른 PCB 회로도 도구에도 적용된다는 점에 유의하는 것이 중요합니다.

입력 파일

회로도 데이터베이스 외에도 DRC는 전원 플레인에 자동으로 연결된 합법적인 전원 네트워크의 이름과 같은 특정 상황을 설명할 수 있는 입력 파일도 필요합니다. 예를 들어 POWER 네트워크가 POWER라고 하는 경우 POWER 플레인은 백엔드 패키지 장치(ViewDrawpcbfwd에 적용 가능한 경우)를 사용하여 POWER 플레인에 자동으로 연결됩니다. 다음은 DRC가 자동으로 찾고 읽을 수 있도록 고정된 전역 위치에 배치해야 하는 입력 파일 목록입니다. 그런 다음 런타임에 이 정보를 내부적으로 DRC에 저장할 수 있습니다.

일부 기호에는 일반 전원 코드 레이어에 연결되어 있지 않기 때문에 외부 전원 코드 핀이 있어야 합니다. 예를 들어, ECL 장치 VCC 핀은 VCC 또는 GROUND에 연결됩니다. VEE 핀은 GROUND 또는 -5.0V 평면에 연결할 수 있습니다. 또한 전원 코드 핀은 전원 코드 레이어에 도달하기 전에 필터에 연결할 수도 있습니다.

전원 케이블 핀은 일반적으로 장치 기호에 부착되지 않습니다. 대신, 기호의 속성(여기서는 SIGNAL이라고 함)은 어떤 핀이 전원 또는 접지 핀인지 설명하고 핀이 연결되어야 하는 네트워크 이름을 설명합니다.

신호 = VCC:10

신호 = 접지:20

DRC는 이 속성을 읽고 네트워크 이름이 legal_pwr_net_name 파일에 저장되어 있는지 확인할 수 있습니다. Legal_pwr_net_name에 네트워크 이름이 포함되어 있지 않으면 전원 핀이 전원 플레인에 연결되지 않아 심각한 문제입니다.

파일 legal_pwr_net_name 선택 사항입니다. 이 파일에는 VCC, V3_3P 및 VDD와 같은 POWER 신호의 모든 법적 네트워크 이름이 포함되어 있습니다. PCB 레이아웃/라우팅 도구에서 이름은 대소문자를 구분해야 합니다. 일반적으로 VCC는 VCC 또는 VCC와 동일하지 않습니다. VCC는 5.0V 전원일 수 있고 V3_3P는 3.3V 전원일 수 있습니다.

Legal_pwr_net_name 파일은 선택 사항입니다. 백엔드 캡슐화 장치 구성 파일은 일반적으로 유효한 전원 케이블 네트워크 이름 세트를 포함해야 하기 때문입니다. CadencePCB가 Systems의 Allegro 배선 도구를 설계하는 데 사용되는 경우 PCBFWD 파일 이름은 Allegro.cfg이고 다음 항목 매개변수가 있습니다.

접지: VSS CGND 접지

전원 공급 장치: VCC VDD VEE V3_3P V2_5P 5V 12V

DRC가 legal_pwr_net_name 대신 allegro.cfg 파일을 직접 읽을 수 있다면 더 나은 결과를 얻을 수 있습니다(즉, 오류 발생 가능성이 적음).