এই কাগজটি সংক্ষেপে প্রোগ্রামিংয়ের একটি পদ্ধতি বর্ণনা করে পিসিবি ডিজাইন রুল চেকার (ডিআরসি) সিস্টেম। একবার সার্কিট ডায়াগ্রাম জেনারেশন টুল ব্যবহার করে পিসিবি ডিজাইন পাওয়া গেলে, পিসিবি ডিজাইনের নিয়ম লঙ্ঘন করে এমন কোন ব্যর্থতা খুঁজে পেতে ডিআরসি চালানো যেতে পারে। পরবর্তী প্রক্রিয়াকরণ শুরুর আগে এটি করতে হবে এবং সার্কিট জেনারেটরের বিকাশকারীকে অবশ্যই ডিআরসি সরঞ্জাম সরবরাহ করতে হবে যা বেশিরভাগ পিসিবি ডিজাইনার সহজেই আয়ত্ত করতে পারে।

আপনার নিজের PCB ডিজাইন রুল চেকার লেখার অনেক সুবিধা আছে। যদিও পিসিবি ডিজাইন চেকারটি এত সহজ নয়, এটি পরিচালনা করা যায় না, কারণ বিদ্যমান প্রোগ্রামিং বা স্ক্রিপ্টিং ভাষার সাথে পরিচিত যেকোনো পিসিবি ডিজাইনার এটি করতে পারে এবং সুবিধাগুলি অচেনা।

যাইহোক, বিপণিত সাধারণ-উদ্দেশ্য সরঞ্জামগুলি প্রায়ই নির্দিষ্ট PCB ডিজাইনের চাহিদা পূরণের জন্য যথেষ্ট নমনীয় হয় না। ফলস্বরূপ, নতুন ফিচারের প্রয়োজনীয়তা গ্রাহকদের দ্বারা ডিআরসি টুল ডেভেলপারদের জানাতে হবে, যা প্রায়ই অর্থ এবং সময় নেয়, বিশেষ করে যদি প্রয়োজনীয়তাগুলি নিয়মিত আপডেট করা হয়। সৌভাগ্যবশত, বেশিরভাগ টুল ডেভেলপাররা তাদের গ্রাহকদের তাদের নির্দিষ্ট চাহিদা পূরণের জন্য তাদের নিজস্ব DRC লেখার সহজ উপায় প্রদান করতে পারে। যাইহোক, এই শক্তিশালী হাতিয়ারটি ব্যাপকভাবে স্বীকৃত বা ব্যবহৃত হয় না। এই নিবন্ধটি DRC সরঞ্জাম থেকে সর্বাধিক লাভের জন্য একটি ব্যবহারিক নির্দেশিকা প্রদান করে।

যেহেতু ডিআরসিকে অবশ্যই প্রতিটি সার্কিট ডায়াগ্রাম ডিজাইন করতে প্রতিটি সিম্বল, প্রতিটি পিন, প্রতিটি নেটওয়ার্ক, প্রতিটি অ্যাট্রিবিউটসহ পিসিবি অতিক্রম করতে হবে এবং প্রয়োজনে সীমাহীন “আনুষঙ্গিক” ফাইল তৈরি করতে হবে। বিভাগ 4.0 তে বর্ণিত হিসাবে, DRC পিসিবি নকশা নিয়ম থেকে যে কোনও ছোটখাটো বিচ্যুতি চিহ্নিত করতে পারে। উদাহরণস্বরূপ, সংযুক্ত ফাইলগুলির মধ্যে একটিতে পিসিবি ডিজাইনে ব্যবহৃত সমস্ত ডিকপলিং ক্যাপাসিটার থাকতে পারে। যদি ক্যাপাসিট্যান্স সংখ্যা প্রত্যাশার চেয়ে কম বা বেশি হয়, সেখানে লাল চিহ্ন স্থাপন করা হবে যেখানে পাওয়ার লাইন DV/DT সমস্যা দেখা দিতে পারে। এই আনুষঙ্গিক ফাইলগুলির প্রয়োজন হতে পারে, কিন্তু এগুলি অগত্যা কোনও বাণিজ্যিক ডিআরসি সরঞ্জাম দ্বারা তৈরি করা হয় না।

কিভাবে PCB রুল চেকার DRC ডিজাইন করবেন

ডিআরসির আরেকটি সুবিধা হল যে এটি নতুন পিসিবি ডিজাইনের বৈশিষ্ট্যগুলিকে সামঞ্জস্য করার জন্য সহজেই আপডেট করা যায়, যেমন পিসিবি ডিজাইনের নিয়মকে প্রভাবিত করতে পারে। তদুপরি, একবার আপনি এলাকায় পর্যাপ্ত অভিজ্ঞতা অর্জন করলে, আরও অনেক বৈশিষ্ট্য রয়েছে যা আপনি প্রয়োগ করতে পারেন।

উদাহরণস্বরূপ, যদি আপনি আপনার নিজস্ব DRC লিখতে পারেন, তাহলে আপনি নির্দিষ্ট ব্যবহারকারীর চাহিদাগুলি ভালভাবে মেটানোর জন্য আপনার নিজের BOM তৈরির টুল লিখতে পারেন, যেমন ডিভাইসগুলির জন্য “অতিরিক্ত হার্ডওয়্যার” (যেমন সকেট, রেডিয়েটার, বা স্ক্রু ড্রাইভার) কিভাবে পেতে হয় তারা সার্কিট ডায়াগ্রাম ডাটাবেসের অংশ। অথবা পিসিবি ডিজাইনার পিসিবি নকশা পরিবেশে পর্যাপ্ত নমনীয়তা সহ তার নিজের ভেরিলগ নেটলিস্ট বিশ্লেষক লিখতে পারেন, যেমন ভেরিলগ মডেল বা একটি নির্দিষ্ট ডিভাইসের জন্য উপযুক্ত সময় ফাইল কিভাবে পাওয়া যায়। আসলে, যেহেতু DRC পুরো PCB ডিজাইন সার্কিট ডায়াগ্রামটি অতিক্রম করে, তাই PCB ডিজাইন ভেরিলগ নেটলিস্ট বিশ্লেষণের জন্য প্রয়োজনীয় সিমুলেশন এবং/অথবা BOM আউটপুট করার জন্য সমস্ত বৈধ তথ্য সংগ্রহ করা সম্ভব।

কোন প্রোগ্রাম কোড প্রদান না করেই এই বিষয়গুলো নিয়ে আলোচনা করা প্রসারিত হবে, তাই আমরা একটি সার্কিট ডায়াগ্রাম পুনরুদ্ধারের টুল ব্যবহার করব। এই নিবন্ধটি প্যাডস-ডিজাইনারের দ্য প্রোডাক্ট লাইনের সাথে সংযুক্ত ViewDraw টুল বিকাশের জন্য মেন্টর গ্রাফিক্স কোম্পানি ব্যবহার করে। উপরন্তু, আমরা ভিউবেস টুল ব্যবহার করেছি, যা একটি সরলীকৃত সি রুটিন লাইব্রেরি যা ভিউড্রা ডাটাবেস অ্যাক্সেস করার জন্য বলা যেতে পারে। ভিউবেস টুলের সাহায্যে, পিসিবি ডিজাইনাররা সহজেই সি/সি -তে ভিউড্রোর জন্য সম্পূর্ণ এবং দক্ষ ডিআরসি সরঞ্জাম লিখতে পারে। এটা লক্ষ করা গুরুত্বপূর্ণ যে এখানে আলোচনা করা মৌলিক নীতিগুলি অন্য কোন PCB স্কিম্যাটিক টুলের ক্ষেত্রে প্রযোজ্য।

ইনপুট ফাইল

সার্কিট ডায়াগ্রাম ডাটাবেস ছাড়াও, ডিআরসির ইনপুট ফাইলগুলিরও প্রয়োজন যা নির্দিষ্ট পরিস্থিতি বর্ণনা করতে পারে, যেমন পাওয়ার প্লেনে স্বয়ংক্রিয়ভাবে সংযুক্ত বৈধ পাওয়ার নেটওয়ার্কের নাম। উদাহরণস্বরূপ, যদি POWER নেটওয়ার্ককে POWER বলা হয়, তাহলে POWER প্লেনটি স্বয়ংক্রিয়ভাবে একটি ব্যাক-এন্ড প্যাকেজ ডিভাইস (ViewDrawpcbfwd- এর ক্ষেত্রে প্রযোজ্য) ব্যবহার করে POWER প্লেনের সাথে সংযুক্ত থাকে। নীচে ইনপুট ফাইলগুলির একটি তালিকা রয়েছে যা অবশ্যই একটি নির্দিষ্ট বৈশ্বিক অবস্থানে স্থাপন করা উচিত যাতে ডিআরসি স্বয়ংক্রিয়ভাবে খুঁজে পেতে এবং পড়তে পারে, এবং তারপর এই তথ্যটি অভ্যন্তরীণভাবে ডিআরসিতে সঞ্চালনের সময় সংরক্ষণ করতে পারে।

কিছু চিহ্নের বাহ্যিক পাওয়ার কর্ড পিন থাকতে হবে কারণ এগুলি নিয়মিত পাওয়ার কর্ড স্তরের সাথে সংযুক্ত নয়। উদাহরণস্বরূপ, ECL ডিভাইস VCC পিন হয় VCC অথবা GROUND এর সাথে সংযুক্ত; এর VEE পিন গ্রাউন্ড বা -5.0V প্লেনে সংযুক্ত হতে পারে। এছাড়াও, পাওয়ার কর্ড লেয়ারে পৌঁছানোর আগে পাওয়ার কর্ড পিন ফিল্টারের সাথে সংযুক্ত করা যেতে পারে।

একটি পাওয়ার ক্যাবল পিন সাধারণত একটি ডিভাইসের প্রতীকের সাথে সংযুক্ত থাকে না। পরিবর্তে, প্রতীকটির একটি সম্পত্তি (যাকে এখানে সিগন্যাল বলা হয়) বর্ণনা করে কোন পিনটি একটি পাওয়ার বা গ্রাউন্ড পিন এবং নেটওয়ার্কের নাম বর্ণনা করে যার সাথে পিনটি সংযুক্ত হওয়া উচিত।

সিগন্যাল = ভিসিসি: 10

সিগন্যাল = গ্রাউন্ড: 20

DRC এই সম্পত্তি পড়তে পারে এবং নিশ্চিত করতে পারে যে নেটওয়ার্কের নাম legal_pwr_net_name ফাইলে সংরক্ষিত আছে। যদি নেটওয়ার্কের নাম legal_pwr_net_name এ অন্তর্ভুক্ত না করা হয়, তাহলে পাওয়ার পিন পাওয়ার প্লেনে সংযুক্ত হবে না, যা একটি মারাত্মক সমস্যা।

ফাইল legal_pwr_net_name alচ্ছিক। এই ফাইলে পাওয়ার সিগন্যালের সমস্ত আইনি নেটওয়ার্ক নাম রয়েছে, যেমন VCC, V3_3P, এবং VDD। পিসিবি লেআউট/রাউটিং টুলগুলিতে, নাম কেস-সংবেদনশীল হতে হবে। সাধারণত, VCC VCC বা VCC এর মত নয়। VCC হতে পারে 5.0V পাওয়ার সাপ্লাই এবং V3_3P হতে পারে 3.3V পাওয়ার সাপ্লাই।

ফাইল legal_pwr_net_name alচ্ছিক, কারণ ব্যাকএন্ড এনক্যাপসুলেশন ডিভাইস কনফিগারেশন ফাইলে সাধারণত বৈধ পাওয়ার ক্যাবল নেটওয়ার্ক নামের একটি সেট থাকতে হবে। যদি CadencePCB সিস্টেমের Allegro ওয়্যারিং টুল ডিজাইন করতে ব্যবহৃত হয়, PCBFWD ফাইলের নাম Allegro.cfg এবং নিম্নলিখিত এন্ট্রি প্যারামিটার রয়েছে:

গ্রাউন্ড: VSS CGND GND গ্রাউন্ড

বিদ্যুৎ সরবরাহ: VCC VDD VEE V3_3P V2_5P 5V 12V

DRC যদি legal_pwr_net_name এর পরিবর্তে সরাসরি allero.cfg ফাইলটি পড়তে পারে, তাহলে এটি আরও ভাল ফলাফল পাবে (যেমন ত্রুটিগুলি প্রবর্তনের সম্ভাবনা কম)।