Makalah ini menerangkan secara ringkas kaedah pengaturcaraan BPA sistem pemeriksa peraturan reka bentuk (DRC). Setelah reka bentuk PCB diperoleh menggunakan alat penghasilan gambarajah litar, DRC dapat dijalankan untuk mencari kegagalan yang melanggar peraturan reka bentuk PCB. Ini mesti dilakukan sebelum pemprosesan berikutnya dimulakan, dan pembangun generator litar mesti menyediakan alat DRC yang dapat dikuasai oleh kebanyakan pereka PCB.

Terdapat banyak kelebihan untuk menulis pemeriksa peraturan reka bentuk PCB anda sendiri. Walaupun pemeriksa reka bentuk PCB tidak sesederhana itu, ia tidak dapat dikendalikan, kerana mana-mana pereka PCB yang biasa dengan bahasa pengaturcaraan atau skrip yang ada dapat melakukannya, dan manfaatnya tidak dapat dikira.

Walau bagaimanapun, alat tujuan umum yang dipasarkan seringkali tidak cukup fleksibel untuk memenuhi keperluan reka bentuk PCB tertentu. Akibatnya, keperluan ciri baru mesti dilaporkan oleh pelanggan kepada pembangun alat DRC, yang sering memerlukan wang dan waktu, terutama jika keperluannya selalu diperbarui. Nasib baik, kebanyakan pembangun alat dapat menyediakan pelanggan mereka cara mudah untuk menulis DRC mereka sendiri untuk memenuhi keperluan khusus mereka. Walau bagaimanapun, alat berkuasa ini tidak dikenali atau digunakan secara meluas. Artikel ini memberikan panduan praktikal untuk memanfaatkan sepenuhnya alat DRC.

Oleh kerana DRC mesti melintasi PCB untuk merancang keseluruhan rajah litar, termasuk setiap simbol, setiap pin, setiap rangkaian, setiap atribut, dan membuat sebilangan besar fail “aksesori” jika perlu. Seperti yang dijelaskan dalam Bahagian 4.0, DRC dapat menandakan adanya penyimpangan kecil dari peraturan reka bentuk PCB. Sebagai contoh, salah satu fail yang dilampirkan mungkin mengandungi semua kapasitor penyahpasangan yang digunakan dalam reka bentuk PCB. Sekiranya nombor kapasitansi lebih rendah atau lebih tinggi daripada yang dijangkakan, tanda merah akan diletakkan di mana masalah saluran kuasa DV / DT mungkin berlaku. Fail sampingan ini mungkin diperlukan, tetapi tidak semestinya dibuat oleh alat DRC komersial.

Cara merancang DRC pemeriksa peraturan PCB

Kelebihan lain dari DRC adalah ia dapat diperbaharui dengan mudah untuk mengakomodasi ciri reka bentuk PCB baru, seperti yang mungkin mempengaruhi peraturan reka bentuk PCB. Lebih-lebih lagi, setelah anda memperoleh pengalaman yang mencukupi di kawasan ini, terdapat banyak ciri lain yang dapat anda laksanakan.

Sebagai contoh, jika anda dapat menulis DRC anda sendiri, anda boleh menulis alat penciptaan BOM anda sendiri untuk mengatasi keperluan pengguna tertentu dengan lebih baik, seperti bagaimana mendapatkan “perkakasan tambahan” (seperti soket, radiator, atau pemutar skru) untuk peranti yang tidak diri mereka sebahagian daripada pangkalan data rajah litar. Atau pereka PCB boleh menulis sendiri analis senarai net Verilog dengan fleksibiliti yang mencukupi dalam persekitaran reka bentuk PCB, seperti bagaimana mendapatkan model Verilog atau fail masa yang sesuai untuk peranti tertentu. Sebenarnya, kerana DRC melintasi keseluruhan rajah litar reka bentuk PCB, adalah mungkin untuk mengumpulkan semua maklumat yang sahih untuk menghasilkan simulasi dan / atau BOM yang diperlukan untuk analisis senarai bersih Verilog reka bentuk PCB.

Sangat senang untuk membincangkan topik ini tanpa memberikan kod program, jadi kami akan menggunakan alat pengambilan gambarajah litar sebagai contoh. Artikel ini menggunakan syarikat Mentor Graphics untuk mengembangkan alat ViewDraw yang melekat pada barisan produk PADS-Designer. Selain itu, kami menggunakan alat ViewBase, yang merupakan perpustakaan rutin C yang disederhanakan yang dapat dipanggil untuk mengakses pangkalan data ViewDraw. Dengan alat ViewBase, pereka PCB dapat menulis alat DRC yang lengkap dan cekap untuk ViewDraw dalam C / C. Penting untuk diperhatikan bahawa prinsip asas yang dibincangkan di sini berlaku untuk alat skema PCB lain.

Fail input

Sebagai tambahan kepada pangkalan data rajah litar, DRC juga memerlukan fail input yang dapat menggambarkan situasi tertentu, seperti nama rangkaian kuasa yang sah yang secara automatik disambungkan ke bidang kuasa. Sebagai contoh, jika rangkaian POWER disebut POWER, satah POWER secara automatik disambungkan ke satah POWER menggunakan peranti pakej belakang (seperti yang berlaku untuk ViewDrawpcbfwd). Berikut adalah senarai fail input yang mesti diletakkan di lokasi global yang tetap supaya DRC dapat mencari dan membaca secara automatik, dan kemudian menyimpan maklumat ini secara dalaman ke DRC pada waktu berjalan.

Sebilangan simbol mesti mempunyai pin kabel kuasa luaran kerana tidak bersambung ke lapisan kabel kuasa biasa. Contohnya, pin VCC peranti ECL disambungkan ke VCC atau GROUND; Pin VEEnya boleh disambungkan ke GROUND atau satah -5.0V. Selain itu, pin kabel kuasa juga dapat disambungkan ke penapis sebelum mencapai lapisan kabel kuasa.

Pin kabel kuasa biasanya tidak dilekatkan pada simbol peranti. Sebaliknya, sifat simbol (disebut SIGNAL di sini) menerangkan pin mana adalah pin kuasa atau ground dan menerangkan nama rangkaian yang harus dihubungkan dengan pin.

TANDA = VCC: 10

TANDA = GROUND: 20

DRC dapat membaca harta ini dan memastikan bahawa nama rangkaian disimpan dalam fail legal_pwr_net_name. Sekiranya nama rangkaian tidak termasuk dalam nama_pwr_net_name, pin kuasa tidak akan disambungkan ke bidang kuasa, yang merupakan masalah serius.

Fail legal_pwr_net_name Pilihan. Fail ini mengandungi semua nama rangkaian sah isyarat POWER, seperti VCC, V3_3P, dan VDD. Dalam alat susun atur / penghalaan PCB, nama harus peka huruf besar kecil. Secara amnya, VCC tidak sama dengan VCC atau VCC. VCC boleh menjadi bekalan kuasa 5.0V dan V3_3P boleh menjadi bekalan kuasa 3.3V.

File legal_pwr_net_name adalah pilihan, kerana fail konfigurasi peranti enkapsulasi backend biasanya mesti mengandungi sekumpulan nama rangkaian kabel kuasa yang sah. Sekiranya CadencePCB digunakan untuk merancang alat pendawaian Allegro Sistem, nama fail PCBFWD adalah Allegro.cfg dan mempunyai parameter entri berikut:

GROUND: VSS CGND GND GROUND

Bekalan kuasa: VCC VDD VEE V3_3P V2_5P 5V 12V

Sekiranya DRC dapat membaca fail داidro.cfg secara langsung dan bukannya legal_pwr_net_name, ia akan mendapat hasil yang lebih baik (iaitu kemungkinan tidak ada kemungkinan untuk memperkenalkan kesalahan).