Artikulu honek programazio metodo bat deskribatzen du laburki PCB diseinu arauen egiaztatzailea (DRC) sistema. PCB diseinua zirkuitu diagramen sorkuntza tresnaren bidez lortutakoan, DRC exekutatu daiteke PCB diseinuen arauak urratzen dituzten akatsak aurkitzeko. Hori egin behar da ondorengo prozesamendua hasi aurretik, eta zirkuitu sortzailearen garatzaileak PCB diseinatzaile gehienek erraz menderatu ditzaketen DRC tresnak eman behar ditu.

Abantaila asko daude zure PCB diseinu arauen egiaztatzailea idaztean. PCBen diseinu egiaztatzailea hain erraza ez den arren, ez da kudeatzeko modukoa, lehendik dauden programazio edo script lengoaiak ezagutzen dituen PCB diseinatzaile orok egin dezakeelako eta abantailak ezin bestekoak dira.

Hala ere, merkaturatutako helburu orokorreko tresnak askotan ez dira nahikoa malguak PCBen diseinu behar zehatzak asetzeko. Horren ondorioz, bezeroek ezaugarri berrien eskakizunak jakinarazi behar dizkiete DRC tresna garatzaileei, eta horrek dirua eta denbora eskatzen du askotan, batez ere eskakizunak etengabe eguneratzen badira. Zorionez, tresna garatzaile gehienek beren bezeroei beren DRC idazteko modu erraz bat eman diezaiekete beren behar espezifikoak asetzeko. Hala ere, tresna indartsu hau ez da asko ezagutzen edo erabiltzen. Artikulu honek gida praktikoa eskaintzen du DRC tresnei etekin handiena ateratzeko.

DRCk PCBa zeharkatu behar duenez zirkuituaren diagrama osoa diseinatzeko, sinbolo bakoitza, pin bakoitza, sare bakoitza, atributu guztiak eta beharrezkoa bada fitxategi “osagarri” kopuru mugagabea sortzeko. 4.0 atalean deskribatzen den moduan, DRC-k PCBen diseinu arauekiko desbideratze txikia jar dezake. Adibidez, erantsitako fitxategietako batek PCB diseinuan erabilitako kondentsadore guztiak izan ditzake. Kapazitantzia kopurua espero baino txikiagoa edo handiagoa bada, marka gorriak jarriko dira DV / DT linea elektrikoaren arazoak sor daitezkeen tokietan. Fitxategi osagarri hauek beharrezkoak izan daitezke, baina DRC tresna komertzial batek ez ditu zertan sortu.

Nola diseinatu PCB erregela egiaztatzailea DRC

DRCren beste abantaila bat da PCBen diseinuaren ezaugarri berriak egokitzeko erraz eguneratu daitekeela, hala nola PCBak diseinatzeko arauetan eragina izan dezaketenak. Gainera, arloan esperientzia nahikoa lortuta, beste hainbat gauza ezar ditzakezu.

Adibidez, zure DRCa idazten baduzu, zure BOM sortzeko tresna idatz dezakezu erabiltzaileen behar zehatzei hobeto erantzuteko, hala nola, “hardware osagarria” (hala nola entxufeak, erradiadoreak edo bihurkinak) nola lortu ez dauden gailuetarako beraiek zirkuitu diagramen datu basearen zati dira. Edo PCB diseinatzaileak bere Verilog netlist aztertzailea idatzi dezake PCB diseinu ingurunean nahikoa malgutasunez, esate baterako, nola lortu Verilog modeloak edo gailu jakin baterako egokiak diren denbora fitxategiak. Izan ere, DRCk PCBen diseinuaren zirkuituaren diagrama osoa zeharkatzen duenez, posible da baliozko informazio guztia biltzea PCBaren diseinurako Verilog netlist analisia egiteko beharrezkoak diren simulazioa eta / edo BOM irteerarako.

Gai hauek eztabaidatzea programa koderik eman gabe eztabaidatzea litzateke, beraz, zirkuitu diagrama berreskuratzeko tresna erabiliko dugu adibide gisa. Artikulu honek Mentor Graphics konpainia erabiltzen du PADS-Designer produktuaren lineari atxikitako ViewDraw tresna garatzeko. Horrez gain, ViewBase tresna erabili genuen, hau da, ViewDraw datu basera sartzeko dei daitekeen C errutinako liburutegi sinplifikatua. ViewBase tresnarekin PCB diseinatzaileek ViewDraw-erako DRC tresna osoak eta eraginkorrak idatz ditzakete C / C-n. Garrantzitsua da ohartzea hemen eztabaidatzen diren oinarrizko printzipioak PCB beste edozein tresna eskematikotan aplikatzen direla.

Sarrerako fitxategia

Zirkuitu diagramen datu-baseaz gain, DRCk egoera zehatzak deskribatu ditzaketen sarrera fitxategiak ere behar ditu, esate baterako, energia-planoarekin automatikoki konektatutako sare legitimo baten izena. Adibidez, POWER sarea POWER deitzen bada, POWER planoa automatikoki konektatzen da POWER planoarekin back-end pakete gailu bat erabiliz (ViewDrawpcbfwd-ri aplikatzen zaion moduan). Jarraian kokapen global finko batean kokatu behar diren sarrerako fitxategien zerrenda da, DRC-k automatikoki aurki eta irakurri ahal izateko eta ondoren informazio hori DRCn gorde dezan exekuzioan.

Sinbolo batzuek kanpoko korronte kableak izan behar dituzte, ez daudelako ohiko korronte kablearen geruzara konektatzen. Adibidez, ECL gailuaren VCC pinak VCCra edo LURRERA konektaturik daude; Bere VEE pin LURRERA edo -5.0V planoarekin konektatu daiteke. Gainera, korronte-kablearen pin-a iragazkira ere konektatu daiteke kablearen geruzara iritsi aurretik.

Potentzia-kablearen pin bat normalean ez dago gailuaren ikurrari lotuta. Horren ordez, sinboloaren propietate batek (hemen SIGNAL izenekoa) zein pin potentzia edo lurreko pin bat den deskribatzen du eta pin horri konektatu behar zaion sarearen izena deskribatzen du.

SEINALA = VCC: 10

SEINALA = LURRA: 20

DRC-k propietate hau irakur dezake eta sarearen izena legal_pwr_net_name fitxategian gordeta dagoela ziurtatu. Sarearen izena legal_pwr_net_name atalean sartzen ez bada, potentzia pin-a ez da konektatuko plano elektrikoarekin, eta hori arazo larria da.

Fitxategia legal_pwr_net_name Aukerakoa. Fitxategi honek POWER seinaleen legezko sare izen guztiak ditu, hala nola VCC, V3_3P eta VDD. PCBen diseinua / bideratze tresnetan, izenek maiuskulak eta minuskulak izan behar dute. Orokorrean, VCC ez da VCC edo VCC bezalakoa. VCC-k 5.0V-ko elikadura izan dezake eta V3_3P-k 3.3V-ko elikadura.

Legal_pwr_net_name fitxategia aukerakoa da, backend kapsulatzeko gailuaren konfigurazio fitxategiak normalean baliozko kable sare sareen izenak eduki behar dituelako. Sistemen Allegro kableatzeko tresna diseinatzeko CadencePCB erabiltzen bada, PCBFWD fitxategiaren izena Allegro.cfg da eta sarrera parametro hauek ditu:

LURRA: VSS CGND GND LURRA

Energia elektrikoa: VCC VDD VEE V3_3P V2_5P 5V 12V

DRCk legal_pwr_net_name ordez allegro.cfg fitxategia zuzenean irakur lezake, emaitza hobeak lortuko lituzke (hau da, akatsak sartzeko aukera gutxiago).