Овој труд накратко опишува метод на програмирање ПХБ систем за проверка на правила за дизајн (ДРК). Откако ќе се добие дизајнот на ПХБ со помош на алатката за генерирање на дијаграмот на коло, ДРК може да се изврши за да се пронајдат какви било дефекти што ги прекршуваат правилата за дизајн на ПХБ. Ова мора да се направи пред да започне последователната обработка, а развивачот на генераторот на кола мора да обезбеди алатки за ДРК што повеќето дизајнери на ПХБ можат лесно да ги совладаат.

Има многу предности за пишување на сопствен проверувач на правила за дизајн на ПХБ. Додека проверката на дизајнот на ПХБ не е толку едноставна, не може да се управува, бидејќи секој дизајнер на ПХБ запознаен со постоечките програмски или скриптни јазици може да го стори тоа, а придобивките се непроценливи.

Сепак, пласираните алатки за општа намена честопати не се доволно флексибилни за да ги задоволат специфичните потреби за дизајн на ПХБ. Како резултат на тоа, клиентите мора да ги пријават новите барања за функции кај развивачите на ДРК, за што често се потребни пари и време, особено ако барањата постојано се ажурираат. За среќа, повеќето развивачи на алатки можат да им обезбедат на своите клиенти лесен начин да напишат сопствен ДРК за да ги задоволат нивните специфични потреби. Сепак, оваа моќна алатка не е широко препознаена или користена. Оваа статија дава практичен водич за да извлечете максимум од алатките на ДРК.

Бидејќи DRC мора да помине преку PCB за да го дизајнира целиот дијаграм на коло, вклучувајќи го и секој симбол, секој пин, секоја мрежа, секој атрибут и доколку е потребно, да создаде неограничен број датотеки „дополнителна“. Како што е опишано во Дел 4.0, ДРК може да означи секое мало отстапување од правилата за дизајн на ПХБ. На пример, една од приложените датотеки може да ги содржи сите кондензатори за раздвојување што се користат во дизајнот на ПХБ. Ако бројот на капацитетот е помал или поголем од очекуваното, црвени ознаки ќе бидат поставени онаму каде што може да се појават проблеми со DV/DT на далноводот. Овие помошни датотеки може да бидат неопходни, но тие не се нужно создадени од која било комерцијална алатка за ДРК.

Како да дизајнирате ДКК проверувач на правила на ПХБ

Друга предност на ДРК е тоа што лесно може да се ажурира за да се приспособат на новите карактеристики на дизајнот на ПХБ, како оние што можат да влијаат на правилата за дизајн на ПХБ. Покрај тоа, откако ќе стекнете доволно искуство во областа, има многу други карактеристики што можете да ги имплементирате.

На пример, ако можете да напишете свој DRC, можете да напишете своја сопствена алатка за креирање BOM за подобро да ги задоволите специфичните потреби на корисникот, како на пример како да добиете „дополнителен хардвер“ (како што се приклучоци, радијатори или шрафцигери) за уреди што не се самите дел од базата на податоци со дијаграм на кола. Или, пак, дизајнерот на ПХБ може да напише свој Verilog netlist анализатор со доволна флексибилност во опкружувањето за дизајн на ПХБ, како на пример како да се добијат Verilog модели или временски датотеки соодветни за одреден уред. Всушност, бидејќи ДРК го поминува целиот дијаграм на колото за дизајн на ПХБ, можно е да се соберат сите валидни информации за да се добие симулација и/или БОМ потребни за анализа на веб -листата на PCB Verilog.

Beе биде напорно да се дискутира за овие теми без да се обезбеди програмски код, така што ќе користиме алатка за пронаоѓање дијаграм на кола како пример. Оваа статија ја користи компанијата Mentor Graphics за да развие алатка ViewDraw прикачена на производната линија на PADS-Designer. Покрај тоа, ние ја користевме алатката ViewBase, која е поедноставена рутинска библиотека C која може да се повика за пристап до базата на податоци ViewDraw. Со алатката ViewBase, дизајнерите на ПХБ можат лесно да напишат целосни и ефикасни алатки за ДРК за ViewDraw во C/C. Важно е да се напомене дека основните принципи што се дискутирани овде важат за која било друга шематска алатка за ПХБ.

Влезната датотека

Во прилог на базата на податоци за дијаграмот на кола, на ДРК и се потребни влезни датотеки што можат да опишат специфични ситуации, како што е името на легитимна мрежа за напојување автоматски поврзана со моќната рамнина. На пример, ако мрежата POWER се нарекува POWER, рамнината POWER автоматски се поврзува со рамнината POWER со помош на back-end пакет уред (како што е применливо за ViewDrawpcbfwd). Следното е список на влезни датотеки што мора да се стават на фиксна глобална локација за да може ДРК автоматски да ги пронајде и прочита, а потоа да ги зачува внатрешно овие информации во ДРК во времето на извршување.

Некои симболи мора да имаат надворешни иглички на кабелот за напојување бидејќи не се поврзани со редовниот слој на кабелот за напојување. На пример, игличките VCC на уредот ECL се или поврзани со VCC или GROUND; Неговиот VEE пин може да се поврзе со GROUND или со -5.0V рамнината. Покрај тоа, иглата за кабелот за напојување може да се поврзе со филтерот пред да стигнете до слојот на кабелот за напојување.

Пинот за кабел за напојување обично не е прикачен на симболот на уредот. Наместо тоа, својството на симболот (овде се нарекува СИГНАЛ) опишува кој пин е напојување или заземјување и го опишува името на мрежата на која треба да се поврзе пинот.

СИГНАЛ = VCC: 10

СИГНАЛ = ПРЕДМЕТ: 20

DRC може да го прочита ова својство и да се осигура дека името на мрежата е зачувано во датотеката legal_pwr_net_name. Ако името на мрежата не е вклучено во legal_pwr_net_name, пинот за напојување нема да биде поврзан со енергетската рамнина, што е сериозен проблем.

Датотека legal_pwr_net_name Изборно. Оваа датотека ги содржи сите правни мрежни имиња на POWER сигнали, како што се VCC, V3_3P и VDD. Во алатките за распоред/рутирање на ПХБ, имињата треба да бидат чувствителни на големи букви. Општо земено, VCC не е ист како VCC или VCC. VCC може да биде 5.0V напојување и V3_3P може да биде 3.3V напојување.

Датотеката legal_pwr_net_name е опционална, бидејќи конфигурациската датотека на заден капсулациски уред обично мора да содржи збир на валидни имиња на мрежи за кабелска енергија. Ако CadencePCB се користи за дизајнирање на алатката за поврзување на системи Алегро, името на датотеката PCBFWD е Allegro.cfg и ги има следните параметри за внесување:

ОСНОВА: VSS CGND GND GROUND

Напојување: VCC VDD VEE V3_3P V2_5P 5V 12V

Кога ДРК би можел да ја прочита датотеката allegro.cfg директно наместо legal_pwr_net_name, би добил подобри резултати (т.е. помали шанси за воведување грешки).