Dit papier beskriuwt koart in metoade foar programmearjen PCB design rule checker (DRC) systeem. Sadree’t it PCB -ûntwerp is krigen mei it ark foar generaasje fan skakeldiagram, kin DRC wurde útfierd om fouten te finen dy’t de PCB -ûntwerpregels skeine. Dit moat dien wurde foardat de folgjende ferwurking begjint, en de ûntwikkelder fan ‘e circuitgenerator moat DRC -ark leverje dy’t de measte PCB -ûntwerpers maklik kinne behearskje.

D’r binne in protte foardielen foar it skriuwen fan jo eigen PCB -ûntwerpregelkontrôle. Wylst de PCB -ûntwerperkontrôle net sa ienfâldich is, is it net ûnbehearsklik, om’t elke PCB -ûntwerper dy’t bekend is mei besteande programmear- as skripttalen it kin dwaan, en de foardielen binne ûnskatber.

Mar ferkochte ark foar algemien doel binne faaks net fleksibel genôch om te foldwaan oan spesifike PCB-ûntwerpbehoeften. As gefolch moatte nije funksjeseasken wurde rapporteare troch klanten oan ûntwikkelders fan DRC -ark, wat faaks jild en tiid kostet, foaral as de easken konstant wurde bywurke. Gelokkich kinne de measte arkûntwikkelders har klanten in maklike manier leverje om har eigen DRC te skriuwen om te foldwaan oan har spesifike behoeften. Dit krêftige ark wurdt lykwols net breed erkend as brûkt. Dit artikel biedt in praktyske hantlieding om it measte út DRC -ark te heljen.

Sûnt DRC de PCB moat trochkringe om it heule sirkeldiagram te ûntwerpen, ynklusyf elke symboal, elke pin, elk netwurk, elk attribút, en as it nedich is in unbeheind oantal “accessoire” bestannen te meitsjen. Lykas beskreaun yn seksje 4.0, kin DRC elke lytse ôfwiking markearje fan PCB -ûntwerpregels. Bygelyks, ien fan ‘e taheakke bestannen kin alle ûntkoppelingskondensators befetsje dy’t wurde brûkt yn it PCB -ûntwerp. As it kapasitânsjennûmer leger as heger is dan ferwachte, sille reade merken wurde pleatst wêr’t problemen mei DV/DT -problemen kinne foarkomme. Dizze byhearrende bestannen kinne needsaaklik wêze, mar se binne net needsaaklik makke troch in kommersjeel DRC -ark.

Hoe kinne jo de PCB -regelkontrôle DRC ûntwerpe

In oar foardiel fan DRC is dat it maklik kin wurde bywurke om nije PCB -ûntwerpfunksjes te foldwaan, lykas dejingen dy’t PCB -ûntwerpregels kinne beynfloedzje. Boppedat binne d’r in protte oare funksjes dy’t jo kinne ymplementearje as jo ienris genôch ûnderfining yn ‘t gebiet hawwe opdien.

Bygelyks, as jo jo eigen DRC kinne skriuwe, kinne jo jo eigen BOM -oanmeitsjen -ark skriuwe om spesifike behoeften fan brûkers better oan te pakken, lykas hoe’t jo “ekstra hardware” krije (lykas sockets, radiatoren, of skroevedraaiers) foar apparaten dy’t net binne sels diel fan ‘e circuit diagram -database. Of de PCB -ûntwerper kin syn eigen Verilog -netlistanalysator skriuwe mei foldwaande fleksibiliteit yn ‘e PCB -ûntwerpomjouwing, lykas hoe’t jo Verilog -modellen kinne krije as tiidbestannen geskikt foar in bepaald apparaat. Yn feite, om’t DRC it heule PCB -ûntwerpprogramma -diagram trochkruist, is it mooglik alle jildige ynformaasje te sammeljen om de simulaasje en/of BOM út te jaan dy’t nedich is foar PCB -ûntwerp Verilog netlistanalyse.

It soe in stik wêze om dizze ûnderwerpen te besprekken sûnder programmakoade te leverjen, dus sille wy in ark foar opheljen fan sirkwy diagram brûke as foarbyld. Dit artikel brûkt bedriuw Mentor Graphics om ViewDraw-ark te ûntwikkeljen taheakke oan DE produktline fan PADS-Designer. Derneist hawwe wy it ViewBase -ark brûkt, dat is in ferienfâldige C -routinebibleteek dy’t kin wurde oproppen foar tagong ta de ViewDraw -database. Mei it ViewBase -ark kinne PCB -ûntwerpers maklik folsleine en effisjinte DRC -ark skriuwe foar ViewDraw yn C/C. It is wichtich om op te merken dat de hjir besprutsen basisprinsipes jilde foar elk oar PCB -skematysk ark.

It ynfierbestân

Neist de sirkeldiagramdatabank hat DRC ek ynfierbestannen nedich dy’t spesifike situaasjes kinne beskriuwe, lykas de namme fan in legitimearre machtnetwurk automatysk ferbûn mei it machtfleantúch. Bygelyks, as it POWER-netwurk POWER hjit, wurdt it POWER-fleantúch automatysk ferbûn mei it POWER-fleantúch mei in back-end pakketapparaat (lykas fan tapassing op ViewDrawpcbfwd). It folgjende is in list mei ynfierbestannen dy’t moatte wurde pleatst op in fêste wrâldwide lokaasje, sadat DRC automatysk kin fine en lêze, en dan dizze ynformaasje yntern opslaan yn DRC op runtiid.

Guon symboalen moatte eksterne netsnoerpinnen hawwe, om’t se net binne ferbûn mei de reguliere laad fan it netsnoer. Bygelyks, de ECL -apparaat VCC -pins binne óf ferbûn mei de VCC as GROUND; De VEE -pin kin wurde ferbûn mei GROUND as it -5.0V -fleantúch. Derneist kin de pin fan ‘e stroomkabel ek wurde oansletten op it filter foardat jo de laad fan it netsnoer berikke.

In stroomkabelpinne is normaal net hechte oan in apparaatsymboal. Ynstee beskriuwt in eigenskip fan it symboal (hjir SIGNAL neamd) hokker pin in krêft- as grûnpin is en beskriuwt de netwurknamme wêrmei de pin moat wurde ferbûn.

SIGNAAL = VCC: 10

SIGNAAL = GRONDE: 20

DRC kin dit pân lêze en derfoar soargje dat de netwurknamme wurdt opslein yn it legal_pwr_net_name bestân. As de netwurknamme net is opnaam yn legal_pwr_net_name, sil de power pin net wurde ferbûn mei it power plane, wat in serieus probleem is.

Triem legal_pwr_net_name Opsjoneel. Dit bestân befettet alle juridyske netwurknammen fan POWER -sinjalen, lykas VCC, V3_3P, en VDD. Yn PCB-opmaak/routing-ark moatte nammen haadlettergefoelig wêze. Algemien is VCC net itselde as VCC as VCC. VCC kin 5.0V Netzteil wêze en V3_3P kin 3.3V Netzteil wêze.

It bestân legal_pwr_net_name is opsjoneel, om’t it konfiguraasjetriem foar backend -ynkapselapparaat gewoanlik in set jildige netwurknammen foar krêftkabel moat befetsje. As CadencePCB wurdt brûkt foar it ûntwerpen fan systemen ‘Allegro wiring -ark, is de PCBFWD -bestânsnamme Allegro.cfg en hat de folgjende yngongsparameters:

GROUND: VSS CGND GND GROUND

Stromfoarsjenning: VCC VDD VEE V3_3P V2_5P 5V 12V

As DRC it allegro.cfg -bestân direkt koe lêze ynstee fan legal_pwr_net_name, soe it bettere resultaten krije (dus minder kâns op it ynstellen fan flaters).