Aquest article descriu breument un mètode de programació PCB sistema de verificació de regles de disseny (DRC). Un cop obtingut el disseny de PCB mitjançant l’eina de generació de diagrames de circuits, es pot executar DRC per trobar qualsevol fallada que infringeixi les regles de disseny de PCB. Això s’ha de fer abans que comenci el processament posterior i el desenvolupador del generador de circuits ha de proporcionar eines de DRC que la majoria dels dissenyadors de PCB puguin dominar fàcilment.

Hi ha molts avantatges a l’hora d’escriure el vostre propi controlador de regles de disseny de PCB. Tot i que el comprovador de disseny de PCB no és tan senzill, no és manejable, perquè qualsevol dissenyador de PCB familiaritzat amb els llenguatges de programació o de script existents ho pot fer i els avantatges són inestimables.

No obstant això, les eines per a usos generals comercialitzats sovint no són prou flexibles per satisfer necessitats específiques de disseny de PCB. Com a resultat, els clients han d’informar dels requisits de noves funcions als desenvolupadors d’eines de DRC, que sovint requereixen diners i temps, especialment si els requisits s’actualitzen constantment. Afortunadament, la majoria de desenvolupadors d’eines poden proporcionar als seus clients una manera senzilla d’escriure el seu propi DRC per satisfer les seves necessitats específiques. No obstant això, aquesta poderosa eina no és àmpliament reconeguda ni utilitzada. Aquest article proporciona una guia pràctica per treure el màxim partit a les eines de DRC.

Atès que DRC ha de recórrer el PCB per dissenyar tot el diagrama del circuit, inclosos tots els símbols, cada pin, cada xarxa, cada atribut i crear un nombre il·limitat de fitxers “accessoris” si cal. Tal com es descriu a la secció 4.0, DRC pot marcar qualsevol desviació menor de les normes de disseny de PCB. Per exemple, un dels fitxers adjunts pot contenir tots els condensadors de desacoblament utilitzats en el disseny de PCB. Si el nombre de capacitat és inferior o superior a l’esperat, es col·locaran marques vermelles allà on es puguin produir problemes de la línia elèctrica DV / DT. Aquests fitxers auxiliars poden ser necessaris, però no són necessàriament creats per cap eina comercial de DRC.

Com dissenyar el controlador de regles de PCB DRC

Un altre avantatge de DRC és que es pot actualitzar fàcilment per adaptar-se a noves funcions de disseny de PCB, com ara aquelles que poden afectar les regles de disseny de PCB. A més, un cop obtingueu prou experiència a la zona, hi ha moltes altres funcions que podeu implementar.

Per exemple, si podeu escriure el vostre propi DRC, podeu escriure la vostra pròpia eina de creació de llistes de materials per atendre millor les necessitats específiques de l’usuari, com ara com obtenir “maquinari addicional” (com a endolls, radiadors o tornavisos) per a dispositius que no ho siguin. ells mateixos formen part de la base de dades de diagrames de circuits. O el dissenyador de PCB pot escriure el seu propi analitzador de llista de xarxes Verilog amb suficient flexibilitat en l’entorn de disseny de PCB, com ara com obtenir models Verilog o fitxers de temps adequats per a un dispositiu concret. De fet, atès que DRC recorre tot el diagrama del circuit de disseny de PCB, és possible reunir tota la informació vàlida per generar la simulació i / o la BOM necessària per a l’anàlisi de la llista de xarxes Verilog de disseny de PCB.

Seria molt extens discutir aquests temes sense proporcionar cap codi de programa, de manera que utilitzarem una eina de recuperació de diagrames de circuits com a exemple. Aquest article utilitza l’empresa Mentor Graphics per desenvolupar l’eina ViewDraw connectada a LA línia de productes de PADS-Designer. A més, hem utilitzat l’eina ViewBase, que és una biblioteca de rutina C simplificada que es pot cridar per accedir a la base de dades ViewDraw. Amb l’eina ViewBase, els dissenyadors de PCB poden escriure fàcilment eines de DRC completes i eficients per a ViewDraw en C / C. És important tenir en compte que els principis bàsics comentats aquí s’apliquen a qualsevol altra eina esquemàtica de PCB.

El fitxer d’entrada

A més de la base de dades de diagrames de circuits, DRC també necessita fitxers d’entrada que puguin descriure situacions específiques, com ara el nom d’una xarxa d’alimentació legítima connectada automàticament al pla d’alimentació. Per exemple, si la xarxa POWER s’anomena POWER, el pla POWER es connecta automàticament al pla POWER mitjançant un dispositiu de paquet back-end (segons s’apliqui a ViewDrawpcbfwd). A continuació es mostra una llista de fitxers d’entrada que s’han de col·locar en una ubicació global fixa perquè DRC pugui cercar i llegir automàticament i desar aquesta informació internament a DRC en temps d’execució.

Alguns símbols han de tenir pins de cable d’alimentació externs perquè no estan connectats a la capa normal del cable d’alimentació. Per exemple, els pins VCC del dispositiu ECL estan connectats al VCC o a GROUND; El seu pin VEE es pot connectar a terra o al pla de -5.0V. A més, el pin del cable d’alimentació també es pot connectar al filtre abans d’arribar a la capa del cable d’alimentació.

Normalment no es connecta un pin d’alimentació al símbol del dispositiu. En lloc d’això, una propietat del símbol (aquí es diu SIGNAL) descriu quin pin és un pin d’alimentació o de terra i descriu el nom de xarxa al qual s’hauria de connectar el pin.

SENYAL = VCC: 10

SENYAL = TERRA: 20

DRC pot llegir aquesta propietat i assegurar-se que el nom de la xarxa s’emmagatzema al fitxer legal_pwr_net_name. Si el nom de la xarxa no s’inclou a legal_pwr_net_name, el pin d’alimentació no es connectarà al pla d’alimentació, cosa que suposa un greu problema.

Fitxer legal_pwr_net_name Opcional. Aquest fitxer conté tots els noms legals de la xarxa de senyals POWER, com ara VCC, V3_3P i VDD. A les eines de disseny / encaminament de PCB, els noms han de distingir entre majúscules i minúscules. En general, VCC no és el mateix que VCC o VCC. VCC pot tenir una font d’alimentació de 5.0 V i V3_3P pot ser una font d’alimentació de 3.3 V.

El fitxer legal_pwr_net_name és opcional, perquè el fitxer de configuració del dispositiu d’encapsulació del fons normalment ha de contenir un conjunt de noms de xarxa de cables d’alimentació vàlids. Si CadencePCB s’utilitza per dissenyar l’eina de cablejat Allegro de Systems, el nom del fitxer PCBFWD és Allegro.cfg i té els següents paràmetres d’entrada:

TERRA: VSS CGND GND TERRA

Font d’alimentació: VCC VDD VEE V3_3P V2_5P 5V 12V

Si DRC pogués llegir directament el fitxer allegro.cfg en lloc de legal_pwr_net_name, obtindria millors resultats (és a dir, menys possibilitats d’introduir errors).